Устройство для приема многочастотных сигналов

(51) М Кл. с присоединением заявки-Н 04 О 1/46 Ркударетаеииый кемитет СССР в делам изабретеиий и етирытийОпубликовано 05.03.80. Бюллетень9 Дата опубликования описания 15.03.80(54) УСТРОЙСТВО ДЛЯ ПРИЕМА МНОГОЧАСТОТНЫХ СИГНАЛОВ 1Изобретение относится к технике связи и предназначено, в частности, для приема многочастотных сигналов, передаваемых токами тональных частот кодом 2 из пъ,и преобразования их в сигналы, пригодные для управления коммутационным оборудованием электронных и квазиэлектронных автоматических телефонных станций (АТС). Известно устройство для приема многочастотных сигналов, содержащее входной усилитель, выход которого соединен с и каналами, содержащими последовательно соединенные полосовой фильтр, пороговый элемент и интегратор, а также последовательно соединенные блок памяти и выходной вентиль (где и - число принимаемых частот) а также блок анализа кода, блок задержки, выходной блок памяти и выпрямительный блок, причем вход выпрямительного блока соединен с выходом входного усилителя, а выход выпрямительного блока подключен ко вторым входам пороговых элементов 11 .Однако помехоустойчивость такого устройства при приеме сигналов с частотным перекосом уровней невелика. 2Цель изобретения - повышение помехоустойчивости устройства при приеме сигналов с частотным перекосом уровней.Цель достигается тем, что в устройстводля приема многочастотных сигналов, содержащее входной усилитель, выход которого соединен с п каналами, содержащими последовательно соединенные полосовой фильтр, пороговый элемент и интегратор, а также последовательно соединенные блок памяти и выходной вентиль (где и - число принимаемых частот), а также блок анализа кода, блок задержки, выходной блок памяти и выпрямительный блок, причем вход выпрямительного блока соединен с выходом входного усилителя, а выход выпрямительного блока подключен ко вторым входам пороговых элементов, введены формирователь опорного напряжения, а в каждый канал введен сумматор по модулю два, первый вход которого соединен с соответствующим входом блока анализа кода, с первым входом соотг ветствующего блока памяти и с выходоминтегратора, вторые входы блоков памяти соединены с выходом блока задержки и первым входом выходного блока памяти, втоффЯДЯфййфйуфЯф 7 +ЯфдкйФИаИ 6. ЪГ" ЖфЯФЦЙЯЯЙЬюЛ.;.б+ йфЩиЯйм 3 ш",М . -:" м 4 ЖМФэМВу 4 аи:720824"-рой вход которого соединен с выходомбло-Вйдеоимпульсы с выходов интеграторовка айалйза"кода, причем вторые выходы бло-, 5 поступают на входсумматоров 6 по модукойамятй соединенйсо вторЯЯИ"ВЪЪдами лю два и на первые входы блоков 7 памяти,ссоответлвую 3 цйх"сумматоров"-йЪ Моуулю"атакже на вход блока 11 анализа кода,=два," выходйкоторых"соединейй"со"входом"Так как выходы сумматоров 6 объедиблока-"задержкй; йричем"вторйе=вХбдьЪй-: "нейй"М подключены ко входу блока 10 заходных вентилейСб 6 дйнейы с вяходом вы- держки, то фройтом импульсов запускаетсяХодного зайоминающего блока,-а выходы блок 10 задержки и- через калиброванный""формйроватЖя"Опорйого" найряжения сое- промежуток времени информация с выхода""Кйнень 1"сбвторымй входами пороговых бло- блока 7 памятипоступит на входы выходков --". .- " ных вентилей 8На черТеже показана структурная элек всли информация поступает в заданномтрйческая схема устройствадля приемамно- коде, то на выходе блока 11 анализа кодаго 4 аСтотйых сигналов." ," " " - сигнал отсутствует и информационные сигСхема устройства"содержит входной уси- " налы проходят на выходы вентилей 8.литель 1, къыходукоторого параллельно под- Если же блок 11 анализа кода опредеключены выпрямительный блок 2 и входы п 1 лит, что поступающая информация пере каналов, каждый"йзкоторых "состойт из " дается не"взаданном коде, то есть, пере- ."оследовательно вклю 4 енных"полосового дается ток одной частоты или тоКи более,фильтра 3, порогового элемента 4; выпЪл- " чем"двухчастот;"тов" этом случае на выхойенйого яа -КвухвХодовом компараторе, ин- де блока 11 анализа кодапоявляется сиг тегратора 5, сумматора 6 по"йбдйюдва, нал; который с выхода выходного блока 1блока 7 памяти"й выходного вентиля 8. Вто-памяти подается на блокирование всех вырйЕ вХоды пороговых- элементов 4 соеКи- . " ходных вентилей 8. Одновременно этотсиг нейй с выходом выпрямительного блока 2йал йоступает"навыходную клемму сигна ="й с"соотвествующим выходом формирова- . ла ошибкателя 9 ойорйого напряжения;. -.:- - - Так как вторые входы пороговых элеменПервый вход блока 7 памяти и первый д тов 4, кроме формирователя опорного навход сумматора 6 по"1 абКулю-два"соедййены ""йряЖения, соединены также с выходом выс"вмходдм интегратора 5, а второй входпрямительного блока 2, то при увеличении .сумматора 6 подключен к второму выходу уровней входных сигналов (при короткихблока 7 памяти.Выходьгсумматоров 6 всех "соедйнительных линиях) увеличивается выканалов объединейы "й ПодклВФВ 3"ко"вхо- =ЙрЫленное "йапряжение на выходе выпряду блока 10 задержки; выход которого сое- мительного блока 2, которое, поступая на30динен совторыми входами блоков 7 ЙВФя-вторые входы пороговых элементов 4 смещает порОги чувствительности в сторонуВыходы всех интеграторов 5 подключены их увеличения. Это позволяетсохранитьк входам блока 11 аналйза-коКа," ЪйТод "ко- постоянство рабочей полосы частот каждогоЮрогб сОедйнек"с вторымвходбм выходно- д канала устройства в широком динамичес-,го блока 12 памяти." ","," "- " "ком диапазоне уровней входных сигналов.Выход блока 12 памятй"ЪоЪключей" ко" вторйМ"вХодам выходных вейтилеи 8 и од " "новременно являетсявыходом сигнала формула изобретенияошибка, а считывающий вход блока 12,=Ъймятйсоединен с выходом блока 10 за-Устройство для приема многочастотныхержки ". "- ."сигналов, содержащее входной усилитель,выход когорого соединен с и каналами, соУстройство работает следующим образом.:дерЖащими последовательно соединенныеСигйаММ; - "передаваемыетоками двух полосовой фильтр, пороговый элемент и ин-"= частот-из и, ннапрймер 11 и усМййваится ц тегратор, а также последовательно соеди входным усилителем 1 и через-"йолосовые ненные блок памяти и выходной вентильфильтры 3 соответствующих каналов по- (где п - число принимаемых частот), адаются на один -из входовпорогового эле- также блок анализа кода, блок задержки,мента 4, На вторые входы" пороговыхэле-выходной блок памяти и выпрямительныйментов 4 подаются йЪЯВйййые"йапряжения блок; причем вход выпрямительного блока0смещенйя"с соответствующих выходов фор- сбединен свйходом входного усилителя, амирователя 9 ойорйого"нйфййййя итем выход выпрямительного блока подключенсЪМ"ЙИустЖйвлйвается раЮЙФЙ"фЫтви- кб вторым входам пороговых элементов, от" тельйость"кайалбвдлякОЪйейсацийчастот- личающееся тем; что, с целью повышения" -його-перекоса затухайия"соединительных ли- помехоустоичйвостй при приеме сигналовний. С- выхода порогового элемента 4 огра- л с частотным перекосом уровней, введены" "йичейнь 1 е"йо"амплйтуде сигйалы поступают формирователь опорного напряжения, а в" йа"входы интегратора 5,гдевыделяются их каждый канал введен сумматор по модулюогибающйе. - " два, первый вход которого соединен с соот720824 ветствующим входом блока анализа кода, с первым входом соответствующего блока памяти и с выходом интегратора, вторые входы блоков памяти соединены с выходом блока задержки и первым входом выходного блока памяти, второй вход которого соединен с выходом блока анализа кода, причем вторые выходы блоков памяти соединены со вторыми входами соответствующих сумматоров по модулю два, выходы которых соеьдинены со входом блока задержки, причемвторые входы выходных вентилей соединеныс выходом Выходного запоминающего блока, а выходы формирователя опорного напряжения соединены со вторыми входамипороговых блоков.Источники информации,принятые во внимание при экспертизе1. Патент Австрии284917,кл. 21 а 40, 1970 (прототип),ор В. Бутое ЙИИП по 35,ППРедактор Т, ПортнаяЗаказ 350/23 В. ЛякишевричКорректПодписикомитета СССРи открнтийшская наб., д. 4род, ул, Проектн СоставительТехред К ШуфТираж 729л .":.И Государственногоделам изобретенийМосква, Ж - 35, РауП яПатентэ, г. Ужго