Система передачи и приема сигналов изображения

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советски кСоциалистически кРеспублик щ 720778(51) М. Клз. Н 04 125/40 с присоединением заявки-Гесударстееиный конитет СССР ио делам изобретений и открытийОпубликовано 05.03.80. Бюллетень 9 Дата опубликования описания 15.03.80Изобретение относится к цифровым системам передачи информации.Известна система передачи и приема сигналов изображения, содержащая на передающей стороне анало-о-цифровой преобразователь, генератор псевдослучайной последовательности и преобразователь параллельного кода в последовательный, выход которого подключен кс входу канала связи, а на приемной стороне - преобразователь последовательного кода в параллельнйй, вход которого соединен с выходом канала связи, генератор псевдослучайной последовательности (ПСП) и цифроаналоговый преобразователь 1.Однако помехоустойчивость такой системы невысокая,Цель изобретения - повь 1 шение помехоустойчивости системы передачи и приема сигналов изображения.Для этого в систему передачи и приема сигналов изображения, содержащую на передающей стороне аналого-цифровой преобразователь, генератор псевдослучайной последовательности и преобразователь параллельного кода в последовательный, выход которого подключен ко входу канала связи, а на приемной стороне - преобразователь последовательного кода в параллельный, вход которого соединен с выходом канала связи, генератор псевдослучайной последовательности и цифроаналоговый преобразователь, на передающей стороне введен коммутатор, входы и выходы которого соединены соответственно с выходами аналого-цифрового преобразователя и входами преобразователя параллельного кода впоследовательный, оа выход генератора псевдослучайной последовательности подключен к управляющему входу коммутатора, на приемной стороне введены коммутатор, элементы задержки, компараторы, сумматоры по модулю два, интеграторы и элемент И, выход которого подключен ко входу генератора псевдослучайной последовательности, выход которого соединен с управляющим входом коммутатора, выходы которого соединены со входами цифроаналогового преобразователя, первыми входами сумматоров по модулю два и входами элементов задержки, выходы которых подключены ко вторым входам сумматоров по модулю два, выходы которых через720778В зависимости от выбранной величины задержки в элементе 91 задержки напряжение на выходе интегратора будет пропорционально вероятности изменения посылки 0 - 1 или 1 - 0 в данном 1-ом разрядез в позициях,разделенных интервалом, равном длительности элемента, строки или кадра сигнала изображения. Для напряжений на выходе интеграторов 111, находящихся в цепях различных разрядов, должно выпоЛняться соотношение, аналогичное нера 1 фвенству. Между выходами интеграторов 111и 111-1 соседних разрядов включен соответствующий компаратор 121. При выполнении неравенства все компараторы 12 должны находиться в одном состоянии, соответст 1 вуюшем, например, логической единице наих выходах. Сигналы с выходов компараторов 12 через элемент И 13 подаются на управляющий вход второго генератора 14 ПСП. При выполнении неравенства на выходе элемента И 13 появляется логическаяф единица, которая означает, что приемная,дескремблирующая, часть устройства находится в состоянии синхронизма в передающей, скремблирующей частью. Если на выходе элемента И 13 появляется логический21 нуль, следовательно синхронизм отсутствует.В этом случае генератор 14 ПСП запирается на один такт, а затем снова продолжает работать. Это продолжается до тех пор, пока не восстановится синхронизм передающей и приемной части устройства илн, чтофф то же самое, пока генератор 14 ПСП нестанет работать синхронно с первым генератором 4 ПСП, В этом случае на выходе элемента И 13 должна снова появиться логическая единица. Восстановленный цифровой сигнал через цифроаналоговый преобразователь 8 поступает на ц 1 ину выходного сигнала. Описанная система обеспечивает высокую помехозащищенность передачи цифрового сигнала, практически не отличающуюся от помехозащишенности пере 40 дачи в системе с импульсно-кодовой модуляцией без скремблирования. Причем высокая помехозащищенность обеспечивается .в условиях отсутствия специальных служебных посылок и блочных синхроимпульсов. Формула изобретения 3соответствующие интеграторы соединены со входами компараторов, выходы которых подключены ко входам элемента И, при этом выходы преобразователя последовательного кода в параллельный соединены со входами коммутатора. На чертеже представлена структурная электрическая схема описываемой системы передачи и приема сигналов изображения. Данная система содержит на передающей стороне: аналого-цифровой преобразователь 1, коммутатор 2, преобразователь 3 параллельного кода в последовательный, генератор 4 ПСП, канал связи 5; на приемной стороне:. преобразователь 6 последовательного кода в параллельный, коммутатор 7, . цифроаналоговый преобразователь 8, элементы 9 задержки, сумматоры 10 по модулю два, интеграторы 11, компараторы 12, элемент И 13 и генератор 14 псевдослучайной последовательности.Система передачи и приема сигналовработает следующим образом. На вход аналого-цифрового преобразователя 1 подается аналоговый сигнал изображения, а с его выхода снимается последовательность и-разрядных двоичных кодовых групп, являющаяся цифровым эквивалентом входного аналогового сигнала. и-раз" рядные двоичные кодовые группы подаютсязатем на коммутатор 2, который управляется сигналом с генератора 4 ПСП. В коммутаторе 2 позиции разрядов в пределах кодовой группы случайным образом меняются. Декоррелированная последовательность кодовых групп, поступает через преобразователь 3параллельного кода в последовательныйканал 5 связи. С канала 5 связи цифровой сигнал через преобразователь б последовательного кода в параллельный поступает на вход коммутатора 7. В коммутаторе 7 под действием генератора 14 ПСП восстанавливаются истинные положения разрядов в пределах кодовой группы. Восстановленные кодовые группы поступают затем на входы цифроаналогового преобразователя 8, с выхода которого снимается аналоговый сигнал изображения. Восстановленные кодовые группы с выхода коммутатора 7 поступают также на элементы 9 задержки, сумматоры 10 по модулю два, интеграторы 11, компараторы 12 и элемент И 13, которые анализируют статистические характеристики цифрового сигнала и проверяют выполнение неравенства 0 (р (рф ( (р ( (( р(ф.)( р"1 ( 0,5. Сигнал с выхода каждого (например, 1-го) разряда аналогоцифрового преобразователя поступает на соответствующий сумматор 101 по модулю два непосредственно и через элемент 91 задержки. С выхода сумматора 101 по модулю два сигнал поступает на интегратор 111,/ Система передачи и приема сигналовиэображения, содержащая на передающей юв стороне аналого-цифровой преобразователь,генератор псевдослучайной последовательности и преобразователь параллельного кода в последовательный, выход которого подключен ко входу канала связи, а на приемной стороне - преобразователь последовательного кода в параллельный, вхОд которого соединен с выходом канала связи, генератор псевдослучайной последовательности и цифроаналоговый преобразователь, отли720778 В. Лякишев Составител ьТехред К. ШуТираж 729дарственногоизобретенийЖ - 35, Раувнт, г. Уж гор Редактор Н. Тим Заказ 10246/49 цорректор В. Синицка ПодписноеССР онин митета С открытий ая наб.,ул. Про ИИПИ Госу по делам 35, Москва,ППП Пате5чающаяся тем, что, с целью повышения помехоустойчивости, на передающей стороне введен коммутатор, входы и выходы которого соединены соответственно с выходами аналого-цифрового преобразователя и входами преобразователя параллельного кода в последовательный, а выход генератора псевдослучайной последовательности подключен к управляющему входу коммутатора, на приемной стороне введены коммутатор, элементы задержки, компараторы, сумматоры по модулю два, интеграторы и элемент И, выход которого подключен ко входу генератора псевдослучайной последовательности, выход которого соединен с управляющим входом коммутатора, выходы которого соединены со входами цифроаналогового 6преобразователя, первыми входами сумматоров по модулю два и входами элементов задержки, выходы которых подключены ко вторым входам сумматоров по модулю два, выходы которых через соответствующие йнтеграторы соединены со входами компараторов, выходы которых подключены ко входам элемента И, при этом выходы преобразователя последовательного кода в параллельный соединены со входами коммутатора,49 Источники информации,принятые во внимание при экспертизе 1. В. Агаг 15. ЯеН 51 пс 11 гопюпд йр 1 авега 1 пЫег, 1 ЕЕЕ Тгапзаебопз оп соп 1 пп 1 п 1- са 11 оп ТесЬпооду, уо 1. соп 1-2512,Ресеп 1- Ьег, 1977, р.р. 1505 - 1507.