Резервированное запоминающее устройство

(23) Приоритет Опубликоваио 05.03.80. Бюллетень М 9 Дата опубликования описания 07.03,80(54) РЕЗЕРВИРОВАННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Предлагаемое изобретение относится к цифровой вычислительной технике и может быть использовано как резервированное запоминающее устройство (ЗУ) в различного типа счетно-решающих устройствах для зашиты от отказов запоми 5 наюших устройств.Известно запоминающее устройство с резервированием, содержащее регистр адреса, выходы которого через дешифра 10 торы адреса подключены ко входам накопителей, выходы которых подсоединены к соответствующим регистрам слова, схему равенства кодов, входы которой подключены к выходам регистра слова,3 а выход - к одному входу схемы И, другой вход которой подключен к блоку управления, а выход - к одному из регистров слова, схему ИЛИ, группы схем И по количеству накопителей и выходной регистр, дополнительные регистры слова по количеству накопителей, входы кото рых подключены к выходам соответствующих основных регистров слова, схемы поразрядной проверки по количеству накопителей, одни входы которых подсоединены к выходам соответствующих основных регистров слова, другие - к выходам дополнительных регистров слова, в выходы - к управляющим входам групп схем И, информационные входы которых подключены к блоку управления, а выходы - ко входам соответствующих основных регистров слова, выходы которых через схему ИЛИ подсоединены к выходному регистру И .Иедостаток известного устройства состоит в том, что для коррекции ошибок требуются повторная запись и считывание информации запоминающего устройства, что в быстродействующих устройствах недопустимо, в для долговременных (постоянных) запоминающих усто ойств нев озможно.Наиболее близким по технической сущности является устройство содержащее основные и резервный блоки памяти, выходы которых соединены с первымивходами числовых регистров, со вторымивходами которых соединены шины устаноьки чисповых регистров в нупевоепопожение, а выходы числовых регистров соединены с первыми входами вентипей, со вторыми входами вентилей резервного блока памяти соединены шинысъема информации с числового регистрарезервного блока памяти, со вторымивходами вентилей основных блоков папяти соединены шины сьема кода с чисповых регистров основных блоков памятивыходы вентилей резервного модуля соединены с соответствующими третьимивходами числовых регистров рабочихмодулей, е выходы вентилей рабочих модупей соединены с кодовыми шинами 23. Недостаток этого устройства состоит в том, что не парируется отказ разноименных разрядов двух ипи трех блоков памяти, так как информация первого отказавшего основного бпоке восстанавпивеется с использованием всех разрядов исправного основного и, резервного блоков д памяти (считается, что отказывают од вновременно все разряды блоков памяти), Поэтому поспедуюшие отказы оставшихся блоков памяти не парируются.ЗОЦепь изобретения состоит в повышении чадежности работы устройства. Это достигается тем, что предлагаемое устройство содержит блоки управления и контропя, регистры отказов и контроля, сумматоры, по модулю два, эпементы И, НЕ и ИЛИ, причем выходы одноименных разрядов основных и резервного блоков памяти соединены со входами суМматоров по модулю два, выходи которых соединены ло с первыми входами регистре контрспя и через элемент ИЛИ - со входом блока контроля, выходы блока контроля соединены с первыми входами блока управпения, вторые входы которого соединены с выходами регистра контроля, выходы блока управления соединены со входами рагистров отказов, одноименные выходы которых соединены со вторыми, третьим и четвертым входами соответствую- Я щих первых элементов И, выходы первого и второго регистров отказов черед элементы НЕ соединены с первыми входами вторых элементов И, вторые входы которых соединены с выходами соответствующих сумматоров по модулю два, а выходы вторых элементов И подкпкчены с управпяюшими входами числовых регистров. 9 4На чертеже приведена функциональнаяблок-схема резервированного устройстваУстройство содержит основные 1, 2и резервный 3 блоки памяти, блок 4управления, блок 5 контроля, регистры6 - 8 отказов регистр 9 контроля,сумматоры 10, 11 по модупю две, первые элементы 12-15 И управления,вторые эпементы контропя 16 - 17 иэлементы 18 - 21 НЕ элемент 22 ИЛИ,первый и второй числовые регистры23 р 24,Устройство работает спедуюшим образом, В резервный бпок памяти заносят информацию, полученную путем поразрядного суммирования по модупю дваапов с одинаковыми адерсеми из основных бпоков памяти. Начальные состояния регистров 6-8 - 1011, регистре, 9 - 00ОО. Информация из основных блоков 1,2 памяти и резервного бпока 3 памяти поступает на входы сумматоров 10, 11 по модупю цва., В случае отказаодного из разрядов блока памяти на выходе соответствующего сумматора помодулю два появится сигнап ошибки. Регистр 9 контроля предназначен дпя хранения информации об отказавшем разряде. Результат суммирования по модулюдва поступает на входы регистра 9 контроля с выходов сумматоров 10, 11 помодупю два через элементы контроля16, 17 И, предназначенные дпя выработки сигнала контроля в случае отсутствия блокировки. По сигналу контроляЬпок 5 контроля определяет какой из блоков памяти отказеп, и информация об этом поступает в блок 4 управпения, формирующий управпяюшие сигнепы, по которым информация из регистра 9 контроля переписывается с инвертированием в один из регистров 6 - 8 отказов, соответствующий отказавшему блоку памяти, после чего регистр 9 устанавливается в нулевое состояние. Б процессе дальнейшего функционирования оперативное исправпение зафиксированного отказа происходит спедуюшим образом. Информация из основных бпоков 1, 2 памяти и резервного блока 3 памяти поступает на входы числовых регистров 23, 24. На элементы 12 - 15 управления И записью в эти регистры заведены выходы регистров 7, 8 отказов (через элементы 18 - 21 НЕ) и выходы суммаорв 10, 11 по модупю два. Еспи хотя бы в одном из регистров5 7205отказов записана информация об отказеразряда (логический ,О) и на выходеидентичного сумматора по модулю двапоявится сигнал ошибки, то срабатываетсоответствующий элемент И управленияи информация отказавшего разряда иэосновного блока памяти запишется всоответствующий числовой регистр не впрямом коде, как в нормальном режиме,а в обратном, что соответствует правильному значению разряда,Обработка последующих отказов разрядов блоков 1 - 3 памяти происходитаналогичным образом. При этом, в слуяае обнаружения сумматорами 10, 11 .15ошибки в разрядах, отказы которых были ранее зафиксированы регистрами 6-8,выработки сигнала контроля не происходит, так как срабатывание соответствующего элемента 16, 17 И контроля блокируется логическим 0" разрядов регистров 6 - 8.Таким образом повышение надежности работы устройства по сравнению с 25 прототипом обеспечивается за счет парирования до ц отказов независимыхразрядов, ( а - разрядность куба), тогда как в устройстве, реализованном по способу описанному в прототипе парирует- з 0 ся только один отказ.формула изобретенияРезервированное запоминающее устройство, содержащее основные и резервный блоки памяти, числовые регистры,39 ,6информационные входы которых соедин ны с соответствующими выходами основ- ных блоков памяти, о т л и ч а ю ш е ес я тем, что, с целью повышения надежности устройства, оно содержит блоки управления и контроля, регистры отказов и контроля, сумматоры по модулю два, элементы И, НЕ и ИЛИ, причем одноименные выходы основных и резервного блоков памяти соединены со входами сумматоров по модулю два, выходы которых соединены с первыми входами первых элементов И, выходы которых соединены со входами регистра контроля и через элемент ИЛИ со входом блока контроля, выходы блока контроля соединены с первыми входами блока управления, вторые входы которого соединены с выходами регистра контроля, выходы блока управления соединены со входами регистров отказов, одноименные выходы которых соединены с вторым, третьим и четвертым входами соответствующих первых элементов И выход первого и второго регистров отказов через эле - менты НЕ соединены с первыми входами вторых элементов И, вторые входы которых соединены с выходами соответствующих сумматоров по модулю два в выходы вторых элементов И подключены к управляющим входам числовых регистров.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР Мо 385319, кл. 6 11 С 29/00 1973,"2, Авторское свидетельство СССР % 217458, кл. Н 03 К 37/00, 1967 (ПРотгтип.