Устройство для решения систем алгебраических уравнений

ОПИСАНИЕ ИЗОБРЕТЕНИЯ 1 ц 682902 Союз Советских Социалистических Республик(23) Приоритет - (43) Опубликован 0.08,79. Бюллетень Мо Ео делам изобретений й открытий681. (088 а опуб,тикования описания 31.08,(72) Авторы изобретения тенков и Ю, А, Плю емии наук Украинской ССР(54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ СИСТЕМ АЛГЕБРАИЧЕСКИХ УРАВНЕНИЙбласти вычисыть применено х алгебраичеПоставленная цель достигается тем, что предложенное устройство содержит вторую группу сумматоров, блок сдвига и блок элементов НЕ. Выход блока умножения подключен ко входу блока элементов НЕ, ходы которых соединены с первыми входами сумматоров первой группы, вторые и третьи входы которых соединены соответственно с третьим и четвертым выходами блока управления. Выходы с мматоров первой группы подключены к первому входу блока сдвига, воорой вход которого сосдпнен с пятым выходом блока управления. Выход блока сдвига соединен с первыми входами сумматоров второй группы, вторыс входы которых подключены к шестому выходу блока упразлснпя. На чертежесхсма устройсгебраических уУстройствокомых величинэлементов НЕ,блок 5 сдвигасумматоров бУстройство ена структурна ения систем ал прсдставлтва для решравнений.содержит бблок 2 укпервую групинформации блок 7 упрработает лок 1 памяти исножснпя, блок 3 пу сумматоров 4, 1, вторую группу авления.следующим обра(71) Заявитель Институт электродинамики Изобретение относится к олительной техники и может бдля решения систем линейньских уравнений.Известно специализированное вычисли тельное устройство для решения систем линейных алгебраических уравнений 1 Ц, представляющее собой матричную структуру на цифровых комбинационных многоразрядных решающих блоках, в которых в качестве 10 устройства управления (уравновешивания) применены цифровые интеграторы. Заданная система уравнений приводиться к системе дифференциальных уравнений, и корни уравнений находят как решсние соответст вующей системы дифференциальных уравнений.Наиболее близким по технической сущности к изобретению является устройство для решения систем алгебраических урав нсний 2, содержащее первую группу сумматоров, выходы которых соединены с первым входом блока памяти, второй вход которого соединен с первым выходом блока управления, блок умножения, первый вход 2 которого подключен ко второму выходу блока управления, а второй вход - к выходу блока памяти.Недостатком устройства являются большие аппаратурные затраты.3 ель изобретения - упрощение устройДопустим необходимо решить системлинейных алгебраических уравнений вида: Л х==б,где А - , матрица постоянных коэффициентов,.х - вектор неизвестных;Ь - вектор правых частей,В первом таитс работы устройства навторые входы группы сумматоров 4 поступают с третьих выходов блока управлениязначения компонент вектора 0 пеовыхи, вых(старших) разрядов компонент вектора правых частей и по сигналам управления, поступающим с четвертых выходов этого блока на управляющие входы группы сумматоров 4, осуцествляется суммирование компоцент вектора Ь, с установленными вначалев группе омматоров 4 компонентами нулевого вектора (кодом нуля). На выходахгруппы сумматоров 4 образуются значениякомпонент ненормализованного векторах, (вектора, представленного без учета веса его компонент в полноразрядных компонентах вектора х неизвестных) первых разоядов компонент скомого вектора х неизвестных, которые поступают на входы блока сдвига информации и на входы блока памяти. По сигналам, поступа;ощим с пятых цпервых выходов блока управления на управляющие входы блока сдвига информации и блока памяти соответственно, в блоке сдвига информации, осуществляющемсдвиг величин входных разрядных векторов в сторону младших разрядов на числоразрядов, пропорциональное весу компонентразрядных векторов, что эквивалентно умножению их на соответствующую степеньоснования системы счисления, осуществлячется сдвиг вектора х, на К=О разрядов, ав блоке памяти осуществляется запоминатцие вектора х,. На выходах блока сдвигачинформации образуется величина х, нормализованного вектора х, которая поступаетна входы группы сумматоров 6, в которойпо сигналам, поступающим с шестых выходов блока управления на управляющие входы группы сумматоров 6, суммируется с установленным вначале в группс сумматоров6 нулевым вектором. На выходах группысумматоров б образуется величина искомого вектора х неизвестцых, равная ца первом такте работы устройства величина вс:(- чтора х110 сигналам, поступающим с четвертых выходов блока управления на управляющие входы группы сумматоров 4, в последней вновь устанавливается нулевой вектор.На втором такте работы устройства совторых выходов блока управления на вторыс входы блока 2 умнохкеция поступают величины компонент матрицы А, вторых разрядов компонент матрицы постоянных коэ(рфициецтов, а по сигналам, поступающим с первых выходов блока управления на управляющие входы блока памяти ос 1щсствляется считывание значений компотнент вектора х, из блока памяти, которыеО поступают с выходов блока памяти на перьые входы блока умнов(ения. ВеличиныУкомпонент вектора А, х, гроизведенця поступают с выходов блока умнокения на входы блока элементов НЕ, величины комЪпонент инвертированного вектора ( - А 2. х,) произведения, свыходов которого поступаюг на первые входы группы сумматоров 4, На вторые входы этой группы поступают с20 третьих выходов блока управления величццы компонент вектора 62 вторых разрядов компонент вектора В. По сигналам, поступающим с четвертых выходов блока управ 25 леция на управляощие оды группы сумматоров 4, осуществляется суммирование вскторов, .поступающих на первые и вторые входы этой группы, На выходах сумматора образуется величина х 2 ненормализированного вектора вторых разрядов компонент вектора х неизвестных, которая поступает ца входы блока сдвига информации блока памяти. По сигналам, поступающим с пятых и первых выходов блока управления на управляющие входы блока сдвига инфор мации и блока памяти соответственно, вблоке сдвига информации осуществляется7сдвиг вектора х 2 на К 1 разряд вправо, а740 в блоке памяти - запоминание вектора х 2.На выходах блока сдвига информации получаются величины компонент нормализованного вектора х,которые поступают на4 входы группы сумматоров б, где суммируотся по сигналам, поступающим с шестых выходов блока управления на управляющие входы группы сумматоров б, с компонентами вектора х ,. На выходах группы сумма 50 торов 6 образуется величина искомого вектора х неизвестных, равная на втором такч 7те работы устройства х=-х, +х. По сигналам, поступающим на управляющие входы группы сумматоров 4 с четвертых выходов олока управления, в сумматоре вновь устанавливается начальное значение - нулевой вектор. Аналогично па третьем такте работы устройства определяются величиныу у60 А,х, и А,х, ца блоке умножения, величичны ( - А,х,) и ( - А,х,) на блоке элементов НЕ, ьеличицы третьих компонент ненормаЪлизовацного вектора х 3= 03 - Аах - А 2 х3 3 3 1 2 265 а группе сумматоров 4, которые нормали682902 Ерма оставител 1(орректор С. Файн780 Подписное1 изобретешш и открытийд. 4/5 хред А амы шпиков Редактор Л. Утехина Изд.482 Тиражударственного комитета СССР по дел 113035, Москва, Ж.35, Раушская наб заказ 766/965НПО Поиск арьк. фил. пред. Патент зуются сдвигом вправо на К=2 разрядов в блоке сдвига информации, а затем формируют величину искомого вектора х неизч ч ч вестных (для третьего такта) х 1 н+х;а+хан и т.д.Число тактов работы устройства определяется требуемым числом разрядов компонент получаемого вектора хранения.Рассмотренное устройство благодаря наличию новых элементов и связей между ними обеспечивает неитерационный процесс решения и поразрядную обработку информации, не требующую сложных многоразрядных блоков. Формула изобретения Устройство для решения систем алгебраических уравнений, содержащее первую группу сумматоров, выходы которых соединены с первым входом блока памяти, второй вход которого соединен с первым выходом блока управления, блок умножения, первый вход которого подключен ко второму выходу блока управления, второй вход блока умногкенпя соединен с выходом блока памяти, отл ич ающееся тем, что, с целью упрощения устройства, оно содержит вторую группу сумматоров, блок сдвига и 5 блок элементов НЕ, причем выход блокаумножения подключен ко входу блока элементов НЕ, выходы которых соединены с первыми входами сумматоров первой груп.,пы, вторые и третьи входы которых соеди нены соответственно с третьим н четвертымвыходами блока управления, выходы сумматоров первой группы подключены к первому входу блока сдвига, второй вход которого соединен с пятым выходом блока управления, выход блока сдвига соединен с первыми входами сумматоров второй группы, вторые входы которых подключены к шестому выходу блока управления,20 Источники информации, принятые вовнимание при экспертизе:1. Авторское свидетельство Ла 402016,кл. 6 06 Г 7/34, 1973.2. Евреинов Э. В Г 1 рангишвили И. В, 25 Цифровые автоматы с настраиваемой структурой, М., Энергия, 1974, с. 195 - 96.