Устройство для исправления ошибок при итеративном кодировании

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 030677 (21) 2492655/18-24с присоединением заявки Йо(23) ПриоритетОпубликовано 150879. Бюллетень Йо 30Дата опубликования описания 180879 Союз Советскик Социалистических Республик(51)М, Кл,2 С 11 С 29/00 Государственный комитет СССР по делам изобретений и открытий(71) Заявитель 54) УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ ОШИБОК ПРИ ИТЕРАТИВНОМ КОДИРОВАНИИ 10 15 25 30 Изобретение относится к областизапоминающих устройств.Одно из известных устройств содержит блок хранения информации,блок исправления ошибок для кода,записанного по строкам, подключенный ко входам сумматора по модулюдва всех строк кода и перемножителя,к другому входу которого подсоединен выход сигнала вектора ошибкиблока исправления ошибок, а выходперемножителя соединен через блоксравнения с блоком номеров, разрешающим запись в этот блок номерастроки из,блока управления,При этом выход импульсов кодовойкомбинации блока исправления ошибоксоединен со входом полусумматора,другой вход которого через ключ,подсоединенный к выходу блока номеров, связан с выходом сумматора 1,Недостатками этого устройстваявляются большие аппаратурные затраты и невысокая надежность.Из известных устройств наиболееблизким техническим решением к данному изобретению является устройство для исправления ошибок при итеративном кодировании по авт. св.9 364032, содержащее блок хранения информации с дешифратором адреса, сумматор по модулю два, регистры, ключи и элементы Отрицание равнозначности, при этом выходы блока хранения информации соединены с соответствующими входами сумматора по модулю два, регистра со счетными входами и с первыми входами элемен - тов Отрицание равнозначности, выходы регистра со счетными входами соединены с первыми входами ключей переписи информации, другие входы; которых соединены с выходом дешифратора адреса, а выходы ключей соединены с соответствующими входами регистра запоминания ошибок, выходы которого соединены с первыми входами ключей переписи информации, другие входы ключей соединены с выходом сумматора по модулю два, а выходы ключей соединены со вторыми входами элементов Отрицание равнозначности 21.Однако, это устройство не позволяет обнаружить ошибки четной кратности в строке, При наличии же ошибой нечетной кратности, находящихся в разных строках, происходит их неправильное исправление, что снижает надежность устройства.Целью настоящего изобретения Является повышение надежности устройства за счет обнаружения ошибок четной кратности в строке и нечетной кратности в разных строках и предотвращение неправильного исправления последних.Поставленная цель достигается тем, что устройство содержит элементы И и ИЛИ и счетчик, первый выход которого подключен к одному из входов первого элемента И, другой вход которого подключен к выходу сумматора по модулю два, выход первого элемента И соединен с одним из входов ключей переписи информации и со входом счетчика, второй выход счетчика подключен к одному из входов первого элемента ИЛИ, другой вход которого соединен с выходом Второго элемента И, входы второго элемента И соединены соответственно с первым и третьим выходами счетчи" ка и выходами второго элемента ИЛИ, входы которого подключены к выходам регистра запоминания ошибок.На чертеже изображена блок-схема устройства. Устройство содержит дешиФратор 1 адреса, блок 2 хранения информации, сумматор 3 по модулю два, регистр 4 со счетными входами 5, элементы 6 Отрицание равнозначности, ключи 7 переписи информации со входами 8, регистр 9 запоминания ошибок, ключи 10 переписи информации с выходами 11, первый элемент И 12," счетчик 13, состоящий из триггеров 14 и 15, первый элемент ИЛИ 16, вто" рой элемент И 17 и второй элемент ИЛИ 18.Первый выход счетчика 13 подключен к одному из входов элемента И 12, другой вход которого подключен к выходу сумматора по модулю два. Выход элемента И 12 соединен с одними из входов ключей 10 и со входом счетчика. Выход счетчика подключен к одному из входов элемента ИЛИ 16, другой вход которого соединен с выходом элемента И 17. Входы элемента И срединены соответственно с первым и третьим выходами счетчика 13 и выходом элемента ИЛИ 18, входы которого подключены к выходам регистра 9.Устройство работает следующим образом.Перед считыванием первого числа из блока 2 разряды регистров 4 и 9 и триггеры 14 и 15 счетчика 13 устанавливаются в нулевое состояние. Затем в регистре 4 происходит накопление информации, считанной с блока 2, причем последняя строка массива яв- ляется контрольной и составлена таким образом, чтобы при отсутствии ошибок все триггеры регистра 4 установились в состояние О.В случае нечетного количества ошик в любом из столбцов в соответствующем триггере регистра 4 записывается 1 и по сигналу с выхода дешифратора 1 переписывается через ключи7 в регистр 9. Нечетное количествоошибок в любой из строк фиксируетсясумматором 3 по модулю два, которыйвыполнен из элементов отрицаниеравнозначности, соединенных междусобой в виде пирамиды или цепочки,причем, поскольку при обнаружениипервой неисправной строки в устройство.управления машины подается сигнало прерывании программы по причиненеисправности, информация с выходовэлементов б не используется длядальнейшей работы.15 Исправление ошибок и снятие прерывания происходит на следующем цикле обращения к блоку 2 после повтор ного обнаружения ошибок сумматором3 по модулю два.20 При отсутствии неисправных строктриггеры 14 и 15 счетчика 13 будутнаходиться в нулевом состоянии, чтосоответствует сигналу 0 на прямомвыходе триггера и сигналу 1 - на инверсном.В случае обнаружения сумматором3 по модулю два одной неисправнойстроки триггер 14 счетчика установится в состояние 1, а триггер 15будет находиться в состоянии О. После повторного обнаружения ошибоксумматором 3 сигналом с выхода элемента И 12 разрешается выдача содержимого регистра 9 через ключи 10 наэлементы б Отрицание равнозначности1В случае обнаружения двух неисправных строк и более оба триггерасчетчика будут находиться в состоянии 1. Сигнал 1 с прямого выхода40 триггера 15 поступит на вход элемента ИЛИ 16 и на его выходе будет сигнал неисправности,Сигнал 0 с инверсного выхода триггера 15 счетчика 13 поступит на вход45 элемента И 12 и запретит прохождениесигнала с выхода сумматора 3 приповторном обнаружении ошибок сумматором, поэтому исправления ошибокне произойдет.50В случае четного количества ошибок в,строке сумматор 3 по модулюдва неисправной строки не зафиксирует, поэтому триггеры 14 и 15 счетчика 13 будут находиться в нулевомсостоянии и с их инверсных выходовсигнал 1 поступит на входы элементаИ 17. Но в соответствующих триггерах регистра 9 запоминания ошибокв результате контроля по столбцам60 будет записана 1 и с выхода элементаИЛИ 18 сигнал 1 поступит на один извходов элемента И 17, а затем навход элемента ИЛИ 16, На выходе этого элемента будет сигнал неисправ 65 ностиФормула изобретения Составитель В. Рудаков тор Э. Губницкая Техред О,АндрейкоКорректор В, БутягаПодписноетета СССРытийнаб., д. 4/5 02/48 Тираж ЦНИИПИ Госу по делам,и 113035, Москваак рственного комибретений и откЖ, Раушская ПП Патент , г. Ужгород, ул. Проектн ил Таким образом, при наличии ошибок четной кратности в строке или нечетной кратности в разных строках на выходе элемента ИЛИ 16 будет сигнал неисправности и исправления ошибок в последнем случае не произойдет. Устройство для исправления ошибок при итеративном кодировании по авт. св. Р 364032, о т л и ч а ю щ е е с я тем, что, с целью повы шения надежности устройства путем обнаружения ошибок четной кратности в строке и нечетной кратности в разных строках и предотвращения неправильного исправления последних, оно содержит элементы И и ИЛИ и счетчик, первый выход которого подключен к 680061 ьодному из входов первого элемента Й,другой вход которого поднлючен к выходу сумматора по модулю два, выходпервого элемента И соединен с однимиз входов ключей переписи информации и со входом счетчика, второй вы 5 ход счетчика подключен к одному извходов первого элемента ИЛИ, другойвход которого соединен с выходом второго элемента И, входы второго элемента И соединены соответ твенно с 1 О первым и третьим выходами :четчикаи выходом второго элемента ИЛИ, входы которого подключены к выходам регистра запоминания ошибок.Источники информации, принятые 15 во внимание при экспертизе1, Авторское свидетельство СССРВ 251253, кл, 6 11 С 29/00, 1968.2, Авторское свидетельство СССРМ 364032, кл. С 11 С 29/00, 1971.