Интегрирующее устройство

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Сфветсник Социалистических Республик(51)М. Кл. С 06 С 7/18 Государственный комитет СССР по делам изобретений и открытий(71) ЗаЯВИтЮЛь Тамбовский институт химического машиностроения(54) ИНТЕГРИРУЮЦЕЕ УСТРОЙСТВО Изобретение относится к области аналоговой вычислительной техники и может быть использовано в счетно-решающих устройствах аналогового действияИзвестно устройство для интегрирования, содержащее блок интегрирования, вход которого соединен с первым входом суММатора, и блок дифференцирования 1. Однако зто устройство имеет большую погрешность.Наиболее близким техническим решением к изобретению является устройство, содержащее сумматор, выход которого является выходом устройства, и последовательно включенные первый блок интегрирования, блок дифференцирования, блок вычитания, соединенный другим входом со входом первого блока интегрирования и со входом устройства, и второй блок интегрирования 2, Однако зто устройство имеет малый диапазон работы.Целью изобретения является расширение динамического диапазона работы устройства.Эта цель достигается тем, что предложенное устройство содержит два буферных блока памяти и последовательно включенные компаратор, генератор пачек импульсов н блок управления, один из выходов которого подсоединен к управляющим входам буферных блоков памяти, а другой - к установочным входам первого и второгоблоков интегрирования, выходы которьж соединены с информационными входами соответствующих буферных блоковпамяти, подключенных выходами к соответствующим входам сумматора. Выход второго блока интегрированияподсоединен к одному из входов компаратора, другой вход которого подключен ко входу постоянного напряжения устройства. Каждый буферныйблок памяти содержит переключатель,информационный и управляющий входыкоторого являются одноименными входами блока, а выходы подсоединеныко входам соответствующих элементовпамятир Выходы которых являются выходами блока,Схема интегрирующего устройстваприведена на чертеже.Устройство содержит первый 1 ивторой 2 блоки интегрирования, блок3 дифференцирования, блок 4 вычитания, компаратор 5, генератор 6 па 666550чек импульсов, блок 7 управления,буферные блоки 8 и 9 памяти и сумматор 10,Буферные блоки 8 и 9 памяти содержат переключатели 11 и 12 и элементы памяти 13 и 14 соответственно,Устройство работает следующим образом.На вход устройства подается напряжение Е, С выхода блока интегрирования 1 через переключатель 11,замкнутый на вход первого элементапамяти 13 блока 8, поступает черезсумматор 10 сигнал на выход устройства. Коэффициент передачи блокадифференцирования З.выбран равным 1.С его выхода корректирующий сигналчерез блок вычитания 4, блок интегрирования 2, замкнутый переключатель 12 на вход первого элемента памяти 14 блока 8 и сумматор 10 поступает на выход устройства, компенсируя динамическую ошибку блока интегрирования 1. При достижении максимально возможного напряжения цна выходе блока интегрирования 1входной сигнал Е начинает через блоквычитания 4 интегрироваться блоком 2 .При достижении напряжения на выходеблока 2, равного Оогр, компаратор 5Формирует на выходе импульс, который запускает генератор б пачек импульсов высокой частоты (н пачкетри импульса) . Блок 7 управленияпод действием первого импульса с генератора б по первому выходу отключает переключатели 11 и 12 от входов элементов памяти 13 и 14. Поддействием второго входного импульсаблок 7 управления по второму выходуустанавливает блоки интегрирования1 и 2 в и"ходное положение, обнуляя последние. Под действием третьего входного импульса блок 7 управления по первому выходу замыкает переключатели 11 и 12 на вторыеэлементы памяти 13, 14, При этомна выходе первых элементов памяти13 и 14, ранее подключенных черезпереключатели 11, 12 к выходам блоков 1 и 2, остается запомненное напряжение, которое пддается на соответствующийвход сумматора 10. Затемцикл работы устройства повторяется. Применение ноных элементов: комиаратора 5, генератора б пачек импульсов, блока 7 управления и двух блэкон 8 и 9 буферных элементов памяти- позволило значительно расширить линейный диапазон работы устройства.5формула изобретения1, Интегрирующее устройство, со держащее сумматор, выход которогоянляется выходом устройства, и последовательно включенные первый блокинтегрирования, блок дифференцированич, блок вычитания, соединенный 15 другим входом с входом первого блока интегрирования и с входом устройства, и второй блок интегрирования,о т л и ч а ю щ е е с я тем, что,с целью расширения динамическогодиапазона работы устройства, оно содержит два буферных. блока памяти ипоследовательно включенные компаратор, генератор пачек импульсов иблок управления, один из ныходон которого подсоединен к управляющимнходам буферных блоков памяти, адругой - к установочньм входам первого и второго блоков интегрирования,выходы которых соединены с информационными входами соответствующих буферных блокон памяти, подключенныхвыходами к соответствующим входамсумматора, выход второго блока интегрирования подсоединен к одномуиз нходов компаратора, другой вход 35 которого подключен ко входу постоянного напряжения устройства.2, Устройство по п.1, о т л ич а ю щ е е с я тем, что в нем каждый буферный блок памяти содержит 40 переключатель, информационный и управляющий входы которого являютсяодноименными входами блока, а выходы подсоединены ко входам соответствующих элементон памяти, выходы 4 которых являются выходами блока.ИсточнИки информацжи, принятые вовнимание при экспертизе1, Авторское свидетельство СССРР 224916, кл. О 06 С 7/18, 1967,2, Авторское свидетельстно СССРР 542199, кл," 6 06 С 7/18, 05 Й 127,666550 Сосгавитель Г, СорокинУтехина Техред М.Петко Корректор В. Бут Ред е 6/39 Тираж 779 ПодпЦИИИПИ Государственного комитета СССпо делам иэобретений и открытий13035, Москва, Ж, Раушская наб., д Эакаэ 31 Филиал ППП фПатент, г. Ужгород, ул. Проектная,.