Параллельный дешифратор

ОП ИСА ИЗОБРЕТ Союз Соввтских Социапистицесних Распубпин/ОО Государственный квинтет СССР во делам нзвбретен х открытнйубликован та опубли 81.3288,8) 25,04. 79.Б ю ования опнс 2) Автор. иаобретени К. Терещенк ислительный центр Сибирского отделения АН СС Заявител(54) ПАРАЛЛЕЛЬНЬ ИФРАТОР Это достигается тем, что устройствосодержит группу прямоугольных дешифраторов, триггер, два элемента ИЛИ, причемвыходы входного регистра соединены свходами прямоугольных дешифраторов группы, выходы которых соединены с соответствующими входами пирамидального дешифратора, единичный выход триггера соединен, с входом младшего разряда пирамидального дешифратора и с первым входомпервого элемента ИЛИ, остальные входыкоторого подключены к выходам прямоугольных дешифраторов группы, а выходэлемента ИЛИ соединен с шиной опросапирамидального дешифратора, причем входы второго элемента ИЛИ соединены соответственно с первым и вторым тактовы- ми входами дешифратора, выход второгоэлемента ИЛИ соединен с входом сбросарегистра хранения расшифрованных слов,а входы сброса и вход записи входного пользовано в системах Извескодов. Целью изофункциональнь Изобретение относится к области кибернетики, вычислительной техники, автоматики и телемеханики и может быть и;. ктронных информационных тен дешифратор выполненный из элементов И 11, Недостатком его является низкое быстродействие.Наиболее близким техническим решением к изобретению является параллель-. ный дешифратор, содержащий входной регистр, пирамидальный дешифратор, регист хранения расшифрованных слов, входы которого соединены с выходами пирамидального дешифратора, а выходы являются вы ходами устройства2 .Кроме того, в известном устройстве выходы входного регистра соединены с входами пирамидального дешифратора.Недостатком его является невозможность дешифрирования неравномерных етения является расширенивозможностей устройства за счет дешифрирования неравкодов.регистра соединены соответственно спервым и третьим тактовыми входами.На чертеже показана структурная схема предлагаемого устройстваУстройство содержит входной регистр1, группу прямоугольных дешифраторов 2,триггер 3, первый элемент ИЛИ 4, второйэлемент ИЛИ 5, пирамидальный дешифратор 6, регистр 7 хранения расшифрованных слов. оУстройство работает следующим образом.Рабочий цикл неперестраиваемого йерархического дешифратора с параллельнымвводом информации состоит в общем случае (при расшифровке какого-либо предложения, набора слов) из следующих тактов,Такт 1 - общий сброс схемы (тактсброса входного и выходного регистров 20одновременно),Такт 2 - такт расшифровки слова.При этом такте происходит занесениекакого либо одного расшифровываемогодвоично-многосимвольного слова во входной регистр, его расшифровка при помощииерархии элементов И, а тем самым ивозбуждение (установка в единичное состояние) какого-то одного соответствующего данному слову триггера храненияпотенциала этого слова в выходном регистре. Этот такт может быть повторенмногократно со сменой расшифровываемых слов во входном регистре, пока не35будут расшифрованы все слова предложения; при этом потенциалы всех слов расшифрованного предложения накапливаютсяв соответствующих триггерах выходногорегистра. Такт 3 - такт сброса выходного регистра (регистра предложения). Такт 2 - не давая общего сброса(такта 1), можно начать пословную де 45 шифровку следующего предложения Такт 3 - сброс выходного регистра и т. д, Таким образом предложенное устройство позволяет дешифрировать неравномерные коды.формула изобретенияПараллельный дешифратор, содержащийвходной регистр" пирамидальный дешифратор, регистр хранения расшифрованныхслов, входы которого соединены с выходами пирамидального дешифратора, а выходы являются выходами устройства,о т л и ч а ю щи й с я тем, что, сцелью расширения функциональных возможностей за счет дешифрирования неравномерных кодов, он содержит группу прямоугольных дешифраторов, триггер, два элементаИЛИ, причем выходы входного регистра3соединены с входами прямоугольных дешифраторов группы, выходы которых соединены с соответствующими входами пирамидального дешифратора, единичный выходтриггера соединен со входом младшегоразряда пирамидального дешифратора и спервым входом первого элемента ИЛИ,остальные входы которого подключены квыходам прямоугольных дешифраторовгруппы, а выход элемента ИЛИ соединенс шиной опроса пирамидального дешифратора, причем входы второго элементаИЛИ соединены соответственно с первыми вторым тактовыми входами дешифратора, выход второго элемента. ИЛИ соединен с входом сброса регистра хранениярасшифрованных слов, а входы сброса ивход записи входного регистра соединены соответственно с первым и третьимтактовыми входами.Источники информации, принятые вовнимание при экспертизе1. Заявка % 2473789/24,О 06 Р 5/00, 04,04.77, по которойпринятое решение о выдаче авторскогосвидетельства.2, Папернов А. А. Логические основыцифровой вычислительной техники, МСов,радио", 1972, рис. 11, 658554Тираж 779 Подписятвенного комитета СССРобретений и открытий5, Раушская наб., д. 4/5 Заказ 2058/44 БНИИПИ Госуцар по делам из 113035, Москва, Ж