Устройство для динамического контроля цифровых микросхем

ОП ИСАНИЕИЗОБРЕТЕНИЯ Союз Советских Социалистмчесмих Республик(23) Приор (43) Опубл (46) Дата тетковаио 05.07.78 Зюллетень %25 ударстаеннва кееетет аетв Мкнкстраа СССР ее делам. нзаеретенкИн открытей УДК 68 1.3 (088,8) бликования описания 6.0 5. Я(54) УСТРОЙСТВОБИФР троля ка го тестовНедос возможно ловий ко ной резул ловиях н правнльн ждой ячейки информого режима,татком этого устройссть определения влинтролируемой микроьтат. При иеправила входах микросхемый результат. ацни для кажд тва является неяния входных ус. схемы на выходьно заданных ус. можно получить 1Изобретение относится к области контрольно-измерительного оборудования полупроводниковых цифровых микросхем и может быть применено для динамического контроля и поиска неисправностей методом диагностических таблиц.Известно устройство для динамического контроля цифровых микросхем, содержащее ЭВМ, программируемые импульсные генераторы, про- граммируемые цифро-аналоговые преобразователи; программируемые дискриминаторы, и О интерфейс, обеспечивающий работу указанных устройств в режиме контроля микросхем 111. ЭВМ подготавливает посредством интерфейса и программируемых устройств условия для контроля микросхем за несколько машинных циклов, а затем по сигналу .от ЭВМ программируемые устройства создают на входах контролируемой микросхемы воздействия, соответствующие заданным воздеиствием.Дискриминаторы определяют результат кон- ф троля сравнения считываемой и наперед за- данной информации. Результаты контроля обрабатываются в ЭВМ по диагностической программе н выдаются на печать в виде матрицы, в которой дается информация о результате кон к Я РИНАМИЧЕСКОРЭ КОНТРОЛЯВЫХ МИКРОСХЕМ Наиболее близким техническим решением к изобретению является устройство для динамического кОнтроля цифровых микросхем, содержащее блок управления, регистр управления входными сигналами, регистр уйравления синхронизацией, регистр результата, регистр управления эталонными уровнями, блок срав. иения, блок формирования эталонных уровней, блок синхронизации, блок формирования входных,сигналов, блок формирования выходных сигналов. Первый, второй и третий выходы блока управления соединены соответственно с первымя входами регистра управления вход. ными сигналами и регистра результата, с пер. вым входом блока синхронизации; со входом регйстра управления синхронизацией и со входом регистоа управления эталонными уровнями, выход которого соединен со входом блока фор. , мирования эталонных уровней. Герный и вто юрой . выходы регистра управления входными сигнаЛами соединены соответственно с первым входом блока формирования входных сигналов и с первым входом блока срав. нения, . выход которого соединен со входом блока управления. Выход регистра управ.лення синхронизацией соединен со вторым входом блока синхронизации, первый и второй выходы которого соединены соответственно со вторым входом блока формирования входных сигиалое с первым вхо.дом блока формирования выходных сигналов, Первый выход блока формирования эталонных уровней соединен со вторым входом блока формирования выходных сигналов, третий и четвертыЛ входы которого соединены соответственно с первым выходом регистра результата и с выходом контролируемой микросхемы. Выход блока формирования вь;ходиых,сигналов соединен со вторым входом регистра результата,:второй выход которого соединен со вто.рым вчаом блока сравнения. Выход блока формирования входных сигналов соединен со входом контролируемой микросхемы 12.Извествое устройство не позволяет в аолу- .провадниковы: цифровых микросхемах, имею.щих только внешние выводы, определить неисправность иа входах контролируемойикросхемы.ЦЕлью изобретеиия . является . новышеннебыстродействия.:Поставленная щель достигается тем, что и предложенное устройство введен блок контроля входных сигналов, выход которого соединен со вторым входом регистра унравления вход.имев сигналами. Первый, второй, третий н чет- вераМ иходы блока контроля входных сигна.лев смдииеи соепиюственно с выходом блока формщеваиия входных сигналов, с первым выходом регистра управления входными снгна.лами, с третьим выходом блока синхронизации и со вторым аыходом блока формйровання эталоиамх уровней.Иа чертеже представлена структурная схе-.ма устройства для динамического контроля цифровых микросхем.Устройство содержит блок управления (например, ЭВМ) 1, регистр управления входны.ма сигналами 2, регистр управления синхронизацией" 3, блок синхронизации 4, регистр управления эталонными уровнями 5, регистр результата 6, блок сравнения 7, блок формирования эталонных уровней 8, блок формирования входных сигйалов 9, блок контроля входных сигналов 10 и. блок. формирования выходных сигналов 11.:блок управления 1 соединен с установочными входами триггеров. регистра управления входными сигналами 2, .регистра управления синхронизации 3, регистра управления эталонными уровнями 5, регистра результата 6 и . с пусковым входом блока синхронизации 4, Выходы триггеров регистра 2 подключены к раз. решавшим входам блока формироваийя входИЫксигналов 9, к логическим входам блока контроля входных сигналов 1 О, к входам блокасравнения 7 и непосредственно ко входу блокауправления 1, Выходы регистра 3 подключенык управляющим входам блока синхронизации 4,Выходы регистра 6 подключены к логическимвходам блока формирователя выходных сигналов 11 и ко входам блока сравнения. Выходыблока сиихронизации Ф подключены к стробируемым входам блока формирования входныхсигналов 9, блока контроля входных сигнал лов 10, блока формирования выходных сигналов 11, Блок формирования эталонных уровней 8 подключен к логическим входам блокаконтроля входных сигналов 10 и блока формирования выходных сигналов 11, выходы котиорых соединены со счетными входами триггеров регистра 2 н регистра 6. Выходы блокаформирования входных сигйалов 9 соединенысо входами контролируемой микросхемы 12 ис логическими входами блока контроля вход.иых сигналов 10. Выходы контролируемойМ микросхемы 12 подключены к логическим входам блока формирования выходных сигналов 11.Устройство работает следующим образом.Блок управления 1 выдает иа триггеры регистра 2, 3, 5 и 6 коды, необходимые для вы.полнения одного такта контроля. и запускаетблок синхронизации 4.Блок формирования эталонных уровней 8но заданному коду подготавливает на входахблоков 10 и 11 эталонные уровни, для срав 39 пения с входными и выходными уровнями.сигналов контролируемой микросхемм 12 в моменты времени, задаваемые блоком.синхронизации 4. Блоки 10 и 11 в. соответствии с за.данными инструкциями на регистрах 2 и 6, эталонными уровнями блока 8, состоянием входных и выходных сигналов контролируемой микросхемы 12 и моменты времени, определяемыеблоком синхронизации 4, вырабатывают сигналы, которые устанавливают по счетным входам триггеры. регистров 2 и 6 в нуль, еслиФ 9 по соответствующим выводам контролируемоймикросхемы 12 иа данном такте оказалась год.юй,И Еединицу, если контролируемая микросхема 12 оказалась по соответствующим вы.водам бракованной. Если все триггеры регист.ЮБров 2 и 6 на данном такте контроля устанавливались в нуль, то блок сравнения 7 посылаетв блок управления 1 сигнал годности контролируемой микросхемы 12. Нри браке микросхемы на такте контроля блок управления 1 снимает информацию с регистра 2 и 6. При этом50 единичное значение в разрядке счцтываемогокода .указывает. на неисправность по соответ, ствующему выводу контролируемой микросхемы, 12,Таким образом, за такт контроля системаПозволяет определить неисправность как навыходных, так и на входных выводах объектаКонтроля,Фар,иула изобретения.Устройство для динамического контроляцифровых микросхем содержащее блок управлеиия,.регистр управления входными сигнала614436 Составитель И, Сигало3 ехред О. ЛуговаяТираж 8 Я Редактор Л. УтехинаЗаказ 3697 Ф0 НИИПИ Гое.ударстееинпо. делам3035, Москва,Филиал ПЙП. На орректор Н. Янеодписное огб комитета Совета МикисзобретенЧ и открыткаЖ Зй, Раувскаи наб. д.тент; г. ужгород, ул, .Проек/5ная; 4 ми, регистр управления синхронизацией, регистр результата, регистр управления эталонными уровнями; блок сравнения, блок формирования эталонных уровней, блок сикхронизацин, блок формирования входных сигналов и блок формирования выходных сигналов, причем первый," второй и третий выходы блока управления соединены. соответственно с первыми входами регистра. управления входными сигналами и регистра результата, с первым входом блока синхронизации, со входом регистра управления синхронизацией и со входом регистра управления эталонными уровнями, выход которого соединен со входом блока. формирования эталонных уровней; первый н второй выходы регистра управления входными сйгналами соединены соответственно с первым входом блока формирования входных сигналов и с первым входом блока сравнения, выход которого соединен со входом блока управления, выход регистра . управления синхронизацией соединен со вторым входом блока синхронизаций,.первый и второй выходы которого соединены соответст венно со вторым входом блока формирования входных сигналов; с первым входом блока формирования выходных сигналов, первый выход блока формирования эталонных уровней соедннеи.со вторым входом блока формирования выходных сигналов, третий и четвертыйвходы которого соединены соответственно спервым выходом регистра результата и с выходом контролируемой микросхемы, выход бло% ка формирования выходных сигналов соединен.со вторым входом регистра результата, второйвыход которого соединен со вторым входомблока сравнения, выход блока формированиявходных сигналов соединен со входом контролируемой микросхемы, отличающееся тем, что,с целью повышения быстродействия, в устройство введен блок контроля выходных сигналов,выход которого соединен со вторым входомрегистра управлений входными сигйалами, первый, второй, третий и четвертый входы блокаИ контроля входных сигналов соединены соответственно с выходом блока формирования входных сигналов, с первым выходом регистра управления входными сигналами, с третьим выходом блока синхронизации и со вторым выходом блока формирования эталонных уровней,Источники информации, принятые во вне.мание нри экспертизе:1. Патент Англии,1366324, кл,б 11 С 29/ОО, 1974,32, Сборнмк Диагностика неисправностейвычислительных машин, МНаука, 965,с. 124 - 13.