Устройство для контроля логичесикх узлов

) 60324 ОПИСАНИЕ ИЗОБР ЕТЕ Н И Я К АВТОРСКОМУ СВИДЕТЕЛЬСТВУСоюз Саветскик Социалистических Республик(22) Заявлено 16.03.76 (21) 233 1/18-24 Гасударственный комитет Совета Министров СССР по делам изобретенийи открытий 3) Приоритет -(43) Опубликовано 56.66.78. Бю (45) Дата опубликования опис летень Мия 06.06.78 72) Авторы изобретени А, Чукреев А. Барано 1) Заявител) УСТРОЙСТВО ДЛЯ КОНТР ЛОГИЧЕСКИХ УЗЛОВ рисоединением заявки Уе Устройстзо относится к области зыгпслптельной техники, в частности к системам программного контроля.Известно устройство для контроля логических узлов, содержащее блок оперативной па мяти, адресный коммутатор, блок управления, блок генерации стимулируюших воздействий, блок коммутации стимулирующих воздействий, блок выявления неисправностей и блок анализа неисправностей и логической ооработки, которые на рабочей частоте подают стимулирующие,воздействия на объект контроля, контролируют наличне или отсутспвие сигналов на выходах тех или иных цепей испытуемого объекта 11. 15Такое устройство не обеспечивает, параметрического конпроля выходных сигналов, а следовательно, .не удовлетворяет требованиям, предъявляемым к полноте кон проля цифровых устройств, создаваемых промышленчостью. 20Наиболее близким техническим решением к изобретению является устройство для,контроля логических узлов, содержащее блок выявления неисправностей, блок анализа неисправностей и логической обработки, блок 2 оперативной памяти, адресный коммутатор, блок управления, блок генерации стимулирующих воздействий, блок коммутацни стимулирующих воздействий, блок пороговых элементоз и блок,временчой селек- З 0 пни, причем первый зыход блока выявления неисправностей соединен с первым входом блока анализа леислразностей и логической обработки, .второй зхо 1 д которого соединен с первым выходом адресного коммутатора, третий вход соединен с первым выходом блока оперативной,памяпи, а выход - с входом адресного коммутатора. Второй выход блока выявления неисправностей соединен с лервым входом блока операпивной памяги, второй вход которого соединен с вторым выходом адресного коммутатора. Второй и третий выходы блока оперативной памяти соединены с первым и вторым входами блока управления, первый и второй зыходы которото соединены с первым и вторым входами блока генерацни стимулирующих воздействий, третий вход которого соединеи с четвертым зыходом блока оперативной памяти, первый выход соединен с первым входом блока выявления неисправностей, при других выхода через блок коммутацни стимулирующих воздействий соединены с выходами устройства 2,В этом устройстве осущесввляется лишь контроль залаздызания сигнала, а сигналы, следующие в расчетные моменты времени и с опережен лем, пропускаются для анализа в амилггтудный селектор, Однако олережение сигнала не менее опасно, чем его запаздывание, поэтому зо многих случаях преднамеренно вводится избыточность в схему для задержки и в конечном счете сэгласовач,ия Оигналоз.В логической схеме из-за наличия:неисправностей возможны различные случаи искажения сигналов и з первую очередь искажения, про являющиеся з тэм, что вместо логического нуля фэрмируется логическая единица, и наоборот.В известном устройстве амплитудный селектор пропускает лишь те сигналь., которые 1 О удовлетвсряют задаваемым программно требованиям по амплитуде. Следовательно предполагается,наперед нзвестньвм по крайней мере логическое значение контролируемого сигнала. Это может привести, налр 1 имер, к тому, что вме сто ожидаемого логического нуля поступит искаженная единица, и эта неисправность не будет обнаружена.Цель изобретения - повышение полноты контроля. 20Поставленная цель достигается тем, что з устройство введен блок формпроза: ия кода реакции, причем входы устройства через олок поротовых элементов соединены с первым входом блока формирозания ко а реакции. Пер зый и второй входы блэка временной селекции соединены соответственно с третьим выходом блока управления;и с гятым выходом блока оперативной памяти. Выходы блошка временной селекциями соединенгя соответственно с входом 30 блока поро:сзь.х элементов и с вторым входом блэка фОрмирэзання кэла реакции, ВыхОд кО- тсрого соединен с вторым вхэдом блока выявления,неисправностей.На чертеже показана электрическая схема 35 устройспва.Устройство содержит блок 1 оперативнои памяти, адресный коммутатэр 2, блок 3 управления, состоящий,пз блэка 4 зада 1 ния порядка следования и блэк О задания Времени, блок б 40 генерации стииулирующих воздействий, состоящий из блока 7 фэрмирэвания кодовых комбинаций, генератора 8 числа и блока 9 преобразования код - аналог, блок 10 коммутации стимулирующих воздейспвий, блэк 11 вьивле ния:неисправнэстей, блок 12 временной селекции, блок 13 анализа неисправностей л лОГЯ- ческюй обработки, блэк 14 пороговых элементов и блок 1 б фэрмиравания кода реакцви.Блэк 1 оперативной памяти служит для 50 хранения тестэвой гнформации и представляет собой запоминающее устройство с произвольнььм доступом к ячейкам памяти по,адресу, задаваемому,адресньпм коммутатором,Блок 3 управления вместе с блоком 6 гене рацион стимулцрующих воздействий,предназначены для формирования и посылки в контролируемый узел через блок 10 коммутации стимулирующих вэздействий, вэспроизводящих реальные условия функцианирэвания узла. 50Блок 14 содериит парные пэрогсзыс элементы. Каждая из контролируемых цепей подсоелиняется,на вход пары пороговых элементов коммутатором,выходных сигналов. Нечетные номера пороговых элементов настроены 55 на верхнеепороговое значен(ие контролируемого аигнала, четные - на нижнее.Блэк 15 формирования кода реакции содержит элемент памяти с входными вентилямиуправляемыми блоком временной селекции, Один .вход каждого вентиля подсоедвнен непосредственно к выходу соответствующего -ечетного, а второй - через ннвертор к выходу четного пороговых элементов.Блок 12 временной селекции предназначен для прогр,аммного опроса выходчых цепей логического узлаиспытуемого в реальных условиях его функционирования. Этот блок представляет собой временной распределитель стробирующих сигналов эпрэса, которы: формируются в соответствии с программой испытажлй и оппсанием выходных цепей логического узла и привязаны к временным меткам блока управления.Блок (1 выявления неисправностей предназначен для установления,факта неисправности объекта проверки, блок 13 ачализа не. исправностей и логической ооработки для определения и задания режима,испытанл 1 й,Устройство работает следующим образом.Блок О генерации стимулирующих воздействий,по,команде с блока 1 оператианой паь.яти вырабатывает последовательность стимулирующих воздействий, которые поступают через блок 10 1 клоимутации на объект проверкн, прои этом обеспечивается цроверка на рабочей частоте объекта проверки независимо От Оыстродействия блока оперативной памя- ;.гРассмогрнм случай, когда единоличному коду соответствуют верхний уровень потенциального сигнала и наличие импульса, а нулю - яниной уровень потенциалыного сигнала и отсутствие импульса, Е 1 сли единичный контролируемый сигнал находится в пределах пороговых значенийпо икпудьсу опроса, поступающему из блока 12 временной селекции, на выходе соответствующего порогового элемента появтпся единичный сигнал, а на выходе чезнопо - ,нулевой. Если контролируется нулевои сигнал и эн,находится в пределах порэговых значевий, то на выходе обоих по",эговых э.чементов будут нулевые сигналы, Другие комбинации сигналов на выходах пары пороговых элементов свидетельствуют о выходе контролируемого Оннала,за пределы пс 1 роговых значений или о несоотвепствии временной задержки еигнала,расчетному значез юБлок 15 формирэвания кода реакции по сигналам блока Х 2 временной селекциии формирует реакцию объекта кон проля в виде иногоразрядного кода, который посылает в блок,11:выявления,неисп 1 разностей, В этосом блоке полученная реакция сравнивается с эталонной, поступающей через блок формирования кодовых комбинаций из блока операпив но й,п имя пи.Прн соопветствии полученной и эталэнной реакций блок оперативной памяти выдает ин613324 Т формацию для формирования следующей последовательности стимулирующих Воздействий. ВО Всех случаях,несоответствия кодов, сфэрмырованных з блоках 15 и 7, блок 13 аналила неиспразностей и логической обраоотки определяет выходиые цепи, сигналы з которых вышли за пороговые значения, и задает режим для исследующих испытаний.Таким образом, предложенное устройство обеспечивает параметрический кэнтроль сигналоз, что повышает полиоту кочтроля логических узлов,Формула изобретения Устройство для контроля логических узлов, содержащее блок выявления неисправностей, блок анализа неисправностей и логической обработки, блок оперативной памяти, адресный коммутатор, блэк управления, блок генорацни стимулирующих воздействий, блок коммутации стимулирующих воздействий, блок, пороговых элвментаз и блок временной селекции, аричем первый выход блока выязлевия неисправностей соединен с первым входом блока анализа неисправностей и ло;.ической обработки, второй вход которого соединен с первым выходом адресного коммутатора, третий вход соединен с первым выходом блока оперативной памяти, а выход соединен с входом адресного коммутатора, второй выход блошка выявления нелспр авностей,соединен с первым входом блока оперативной памяти, второй вход которого соединен с вторым выходом адресного коммутатора, второй и третий выходы блока оперативной памяти соединены с первым и 5 зтэрьгм вхэдаии блэка управления, первый ивторой выходы которого соедичены с первым н вторым входами блока гечсрации стимулирующих воздействий, третпи вход которого соединен с четвертым выходом блока опера тинной памяти, первый выход соединен с первым входом блока выявлен; я неисправностей, три других выхода через блок коммутации стимулирующих воздействий соединены с выходами устройства, о т л и ч а ю щ е е с я тем, 5 что, с целью ловышения полноты контроля вустройство введен блок формирования кода реакции, причем входы устройства через блок пороговых элементов соединены с первым входом блока формпровачия кода реакции, 20 первый и второй входы олока временной селекции соеднчены соответственно с третьим выходом блока управления и с пятым выходом блока оперативной памяти, выходы блока времениой селекции соединены соответст ненно,с входом блока пороговых элементов ис:вторым входом блока формирования кода реакциивыход которого соединен с втарым входом блока выявления неисправностей. 00 Источники,информации, принятые во вниьание при экспертизе:1. Авторское свидетельство СССРМ 469971, кл. б 06 Г 11/00, 1973.2, Авторское свидетельство СССР 35273342, кл. б 01 К 31/28, 1969.