Конвейерное множительное устройство

Гооудв Рственный комитетСовета Министров СССРоо делам изооретеннйи открытий(45) Дата опубликовании описания 35.03 А. И. Апексенпров, Л. И 2) Авторы изобретен и яков,МасповИзобретение относится к вычнслнтельной технике н может быть использовано прн созданнн высокопроизводительных ЦВМ.Известны устройства умножения, содержащне матрицу умножения; регнстрц множимого н множителя 111. Такие устройства позволяют сократить время умножения, но путем значительных аппаратурных затрат прн низкой эффектнвностн использования оборудования.Наиболее блнзкнм техническим решением к предлагаемому является устройство, содержащее матрнцу сумматоров, строки которой разбиты на группы по два сумматора в каждой группе, объединенных шинами переноса, регистры множнмого н множителя, буферный регистр, регистры запоминания частичных сумм и регистры запоминания частичных переносов 15 121ства является то, ности повышения нвностн нспользо- го Ется повы те что в устронс дыдущей групм регистра за , выход котор тве пы Недостатком этого устрой что оно не использует возмож производительностн и эффект вання оборудования.Целью изобретения явл быстродействия устройства.Эта цель достигается тем выход переноса каждой пр сумматоров соединен с вход мннання частичного перенос 2подключен к входу последующей группы сумматоров, выход последнего регистра запомннаннячастичного переноса соединен с входом последней группы сумматоров последующей строки,вход регистра запомннання частичной суммысоединен с выходом суммы соответствующейгруппы сумматоров в каждой строке, а выход -с входом сумматоров соответствующей группыпоследующей строки, выходы регистров запоминання частичных сумм последней строки подключены к выходу устройства н к выходамбуферного регистра, выходы которого подключены к входам соответствующнх групп сумматоров первой строки.На чертеже показана схема предлагаемого устройства, где сумматоры- 19, регистры20 - 60, входные шины 61, 62, выходные шины63, 64,- Работа устройства осуществляется следующнм образом.Операнды поступают синхронно нз внешнейпамяти по входным шинам 61, 62 в регнстры 53,46 операндов первой группы (4 разряда множи.теля н 15 разрядов множнмого).Коррекция со стороны множителя проводится одновременно с умноженнем в каждом нзчетырех шагов (проходов) путем введения дополнений соответствующих частей множителя594502 зо 35 4 о 45 5 О 55 зна свободные входы сумматоров 4, 1117, 18. В четвертом шаге проводится коррекция пронзведения со стороны множнмого ца последней строке сумматоров 18, 19, 15, 16, 10,Таким образом, коррекция прн умноженииоперандов в дополнительных кодах проводит.ся без временных затрат,По сигналу, поступающему нэ устройствауправления ЦВМ (ца чертеже не показано),происходит запнсь множителя, приходящего по4-х разрядной шнне 61 в регистр 53, н мцожн.мого, приходящего по шине 62, в регистр 46,После этого начинается процесс умножения впервой ступени устройства: код множимого свыхода реги .тра 46 поступает на сумматоры1, 2, 3 первой ступени, На стробнрующне входц этих сумматоров подаются соответствующнеразряды множителя.По импульсу, поступающему нз устройствауправления ЦВМ, происходит запись содержимого регистров 46, 53 в регистры 47, 54 соответственно. По окончанцн времени суммнровання результат суммирования появляется одновременно на входах регистра-защелки 20 - 25,образуя фронт распространення результата, перемещающегося по матрице умноженця дцагонально.По сигналу из устройства управления ЦБМосуществляется зались результата суммцрова.ння в регистр-защелку 20 - 25 так, что перенос з 1-го сумматора записывается в разряд22 регистра-защелки 20 - 25, четырехразряднаясумма с вьхода 1-го сумматора записывается в группу разрядов 23 регнстра-защелкн 20 -25, перенос сумматора 3 записывается в разряд 24, а сумма сумматора 3 - в группу разрядов 25 регистра-защелки. На первом шагев четырехразрядные группы 20, 21 регистразащелки 20 - 25 записываются нули.По этому же сигналу пронсхо, т запись врегистр множцмого 48 н регистр множителя55 второй стуненц устройства из регистров 47,54 первой ступени соответственно. Далее начннается процесс умножения во второй ступени,который осуществляется аналогично вышеописанному с той разницей, что, начнная со второй ступени, на входы сумматоров 4, 11, 17, 18подается дополнение множителя в случае коррекцнц со стороны множители. Второй шаг начинается по сигналу, приходящему нз устройства управления ЦВМ, по которому промежуточный результат, находящнйся в регнстре-защелке 41 - 45, записывается в регистр 60, Этот сигнал совпадает во времени с нмпульсом, по которому в регистр 46 цз внешней памяти по шине 62 подаются пятнадцать разрядов множнмого, Следующие четыре разряда множителя поступают в регцстр 53. 5 )о )5 0 25 4Второй ц третнв шаги выполняются ана. логично первому н отличаются группами разрядов, цаходящнмнся в регистрах множителя.В четвертом шаге на сумматоры 10, 5, 6, 18, 19 поступает дополнение мцожцмого с ре. гнстров 48, 50, 52 в случа коррекции со стороны множцмого. Это возможно по той прнчн. не, что мацтнсса сомножнтелей равна пятнадцатн разрядам н в четвертом шаге нижняя строка сумматоров 10, 15, 16, 18, 19 матрицы умножения не занята, Результат четвертого шага цэ регистра-защелкц 41 - 45 выводится во внешнюю намять по шине 64.Структура предлагаемого устройства позволяет одновременно выполнять четьц)е умно- женин, каждое нз которых осуществляется вышеопцсанным способом за четыре шага. 11 о шине 63 могут быть выведены младшие разряды произведения прн необходимости иметь результат с удвоенной разрядной сеткой,Таким образом, включенне регнстра-защелкн по фронту распространецня результата позволяет сократить длительность такта выдачи результата, за счет чего возможно увелцче- . ние пронэводнтельностц без существенных за-трат оборудованця ц как следствне этого - эффектнвностн.Формула изобретения Конвейерное множительное устройство, содержащее матрицу сумматоров, строки которой разбиты на группы по два сумматора в каждой группе, объединенных шинами переноса, регнстры мчожнмого н мно)кнтеля, буферный регнстр, регистры запоминания частнчнцх сумм и регистры запомннанця частцчных переносов, отлацаюшееся тем, что, с целью повцшення быстродействия устройства, в нем выход переноса каждой предыдущей группы сумматоров соединен с входом регистра запомннання частичного переноса, вьход которого подключен к входу последующей группы сумматоров, выход последнего регистра запоминания частичного переноса соединен с входом последней группы сумматоров последующей строки, вход регнс 1 ра запоминания частичной суммы соединен с выходом суммы соответствующей группы сумматоров в каждой строке, а выход - с входом сумматоров соответствующей группы последующей строки, выходы регистров за помнначня частнчных сумм последней строки подключены к выходу устройства и к выходам буферного регистра, выходы которого подключены к входам соответствующих групп сумматоров первой строки.Источники информации, принятие во вцн)ганне прн экспертизе:1, Авторское свидетельство СССР334628,кл. 6 06 Г 7/39, 1969.2. Яадо апд Еес 1 гопс Епрпеег, 974,44,1, рр. 2126,594502 ястагссстель Ь. ЖуковТехЕсесс С). уговоря Корректсэр гЕ ЕЕебо, Тираж 826 Еоссссиеное н",та Гпеиий и ЦНИИсЕИ ГагулаЕссгвенноггс ком вп лелалс нзоГсре Е 3035, Москва.,К.35, а тссс е к сс н:совес ъ 1 Проекгн 1 н Филиал (Е ЕЕЕ Е 1 а с с нт Ре За ор Н. Хлуссвва39(48 гга Министросга ритссйн,сб., л. Е/5