Устройство вычисления функции арктангенс отношения

СОЮЗ СОВЕТСНИХаоиЮЛЮН аае иРЕСПУБЛИК С 06 Е 7/548 ОБРЕТ.08.90.М. ПоварЧернышев1.325(08торское651, кл.орское св920, кл. У 30 В,Д. Пыси нк 8. св тельство СССРР 7/548, 1984,льство СССРР 7/548, 1985. идет(54) УСТРОЙ АРКТАНГЕНС (57) Изобр тельной те аппаратурн ислиатель 16сумматовыход 2тройство вычиттакт,блок 17 памяти кон 18, регистр 19 рез устройства.озволяет вычислять гд у/х в диапазон льт и соч а(= ен ю аппроксима ассмотрим г-интер нвал макс ю из и можн прок орГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЬЗТИЯМПРИ ГКНТ СССР СТВО ВЫЧИСЛЕНИЯ ФУНКЦИИОТНОШЕНИЯтение относится к вычнике и предназначено дляй реализации вычисления Изобретение относится к вычислительной технике и предназначено для аппаратурной реализации устройств вычисления функции у = агсг 8 у/х в быстродействующих цифровых специализированных вычислительных устройствах и системах.Целью изобретения является повышение быстродействия.На чертеже изображена блок-схема устройства.Устройство содержит входы 1 и 2 первого и второго аргументов, тактовый вход 3, регистры 4 и 5 первого и второго аргументов, первый 6 и второй 7 преобразователи дополнительного кода в прямой, схему 8 сравнения знаков, схему 9 сравнения кодов, первьп 10 и второй 11 коммутаторы, блок 12 ,деления, блоки 13 и 14 памяти коэффициентов, блок 15 умножения, суьпат функции= агсг 8 у/х в быстродействующих цифровых специализированныхвычислительных устройствах и системах. Работа устройства основана на,кусочно-линейной аппроксимации функции у = агсг 8 у/х, Для повьппения быстродействия за счет использованияарифметических устройств, работающихс фиксированной запятой, и распараллеливания вычислительного процессав устройство введены два регистра,два преобразователя дополнительогокода, блок памяти констант, два блопамяти коэффициентов, схема сравнения знаков, сумматор, регистр резултата. 1 ил. 3.бота устройства основана на( =К,.(г - г;) + , . (1) вшись условием, что число в аппроксимации кратно 2 и ум ошибки аппроксимации в к рвалов не превьппает заданн пределить число интерваловимации М, а также значенияо(; -В( хм 1 ф,= атсед к (2) Для расчета значения функции р в интервале 0,2 Унеобходимо дополнить главное значение функции постоянной величиной р= Гр, где р = 0,1,2 в зависимости от знаков операндов х и у, т.е,Ч= К,(г - к,) +,+ пр. (3) Обозначив значения , + И р через11 р, получили 0 + ., если х 3 О, у ) 0; Я -если хО, у ) 0;15(4) р=- +., если х 0, у О;27 -если х)0, уО,Устройство рабогает следующим образом. 20Операнды входных чисел у и х, представленные в виде двоичного параллельного дополнительного кода с фиксированной запятой, поступают соответственно ка входы 1 и 2 устройства и 25 заносятся в регистры 4 и 5 соответственно по переднему фронту импульса на тактовом входе 3. С выхода регистров 4 и 5 мантиссы чисел у и х поступают на информационные входы соответствек но первого 6 и второго 7 преобразователей, управляют работой которых знаковые разряды операндов у и х. Операнды чисел у и х поступают соответственно на информационные входы первого 10 и второго 11 коммутаторов и на входы схемы 9 сравнения, которая управляет работой обоих коммутаторов и блока 17, так что приу 11 х 1 через первый 10 коммутатор на входы делимого блока 12 деления поступает значение операнда у, а через второй коммутатор 11 ка входы делителя блока 12 деления поступает значение операнда х а приу) 1 хчерез перс45 вый коммутатор 10 на вход делимого поступает значение операнда х через второй коммутатор 11 ка вход делителя блока 12 деления поступает значекие операнда у. На выходе блока деления значение. г представлено в виде50 Ы-двоичных разрядов, из которых старшие И-Ь поступают на адресный вход блоков 13 и 14 памяти коэффициентов, а 1. разрядов с выхода блока 12 - ка вход умножителя 15 и представляют .55 собой значение (к - я ), на другой вход умножителя с блока 13 поступает значение К . С выхода блока 14 значение , поступает на вход сумматоравычитателя 16, на другой вход которого поступает значение О, Т, 27 в соответствии с формулЬй (4). Управление сумматором-вычитателем 16 осуществляется результатом сравнения знаков, формируемых схемой 8 сравнения знаков в соответствии с формулой (4). С выхода сумматора-вычитателя 16 значение= ; + Г/ р поступает на вход сумматора 18, на другой вход которого поступает значение К.(к - к ) с учетоммасштабирования, т,е. со сдвигом на 2 разряда в сторону младших. С выхода сумматора 18 значениепоступает на информационные входы регистра 19 результата, где записывается по заднему фронту сигнала тактового входа 3 и поступает на выход устройства 20,Формула изобретенияУстройство вычисления функции арктангенс отношения, содержащее схему сравнения кодов,. первый и второй коммутаторы, блок деления, блок умноженияи сумматор-вычитатель, причем выход первого коммутатора соединен с входом делимого блока деления, выход второго коммутатора соединен с входом делителя блока деления, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены регистры первого и второго аргументов, регистр результата, первый и второй преобразователи дополнительного кода в прямой, схема сравнения знаков, первый и второй блоки памяти коэффициентов, блок памяти констант и сумматор, причем входы первого и второго аргументов устройства соединены с информационными входами соответственно регистра первого аргумента и регистра второго аргумента, входы разрешения записи которых соединены с входом тактовых импульсов устройства, выходы. регистров первого и второго аргументов соединены с информационными входами соответственно первого и второго преобразователей дополнительного кода в прямой, управляющие входы которых соединены с выходами знака регистров соответственно первого и второго аргументов, выход первого преобразователя дополнительного кода в прямой соединен с первым входом1 схемы сравнения кодов и первыми инфор мационными входами первого и второго коммутаторов, вторые информационные1585793Составитель Техред Л.Се Ко орректор В, Гирняк едакт ко 32 аж 5 Подписноео изобретениям и открытиям при ГКНТ ССС35, Раушская наб., д. 4/5 К НИИП осударственного комитета 113035, Москва,Производственно-издательский комбинат "Патент", г, Ужгород, ул. Гагар входы которых соединены с выходом второго преобразователя дополнительного кода в .прямой и вторым входом схемы сравнения кодов, выход которой соединен с адресн. и входами первого 5 и второго коммутаторов и входами выбора страницы первого и второго блоков памяти коэффициентов, адресные входы страницы которых соединены с выходом1 О старших разрядов блока деления, выход младших разрядов которого соединен с входом первого сомножителя блока умножения, вход второго сомножителя и выход которого соединены соот 15 ветственно с выходом первого блока памяти коэффициентов и входом первого слагаемого сумматора, вход второго слагаемого которого соединен с выходам сумматора-вычитателя, входы первого и второго операндов которого соединены с выходами соответственновторого блока памяти коэффициентови блока памяти констант, первый:и второй адресные входы которого соединены с выходами разрядов знака соответственно регистров первого и второгоаргументов и соответственно с первыми вторым входами схемы сравнения знаков, выход которой соединен с управляющим входом .сумматора-вычитателявыход сумматора соединен с информационным входом регистра результата,вход разрешения записи и выход которого соединены соответственно с входом тактовых импульсов устройства ивыходом устройства.