Устройство для считывания информации из накопителя доменной памяти

файф СООЗ ССВЕТСНИХСО ИЛЛИСТИЧЮИХ - РЕСПУБЛИН)5 С 11 С 11/14 ГОСУДЛРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРИТИЯМПРИ ГННТ СССР дгечПИСАНИЕ ИЗОБРЕТЕНИЯ РСКОМУ СВИДЕТЕЛЬ К лого сгиалд В д упрлвляюцего пол считывания ицФор доменной памяти седцих тактахроиство дляиэ цакопителяжит блок 1 уси с ад со лит и Моч.22 9/99, (56) ИЛ,57) зобретецпг отцостся к тельной техшке и может бьгг зовдцо прп пострецги з(поьи) устройств нд пкчипприческпх м доменах, ндкопитли которых . в тракт) . итыасия рдбои сддпонпй ддтчки. ель ис.р подеци пдд жд ти с т,пд) МД 1)1) .1 С 1 Г 1)Г 3 ЕоИЛ выис)испол дки Д 1 ПИ цыхлт 1 ЕЦ- я1, р -дп я и с Г Ь,8 . 15 И 94. елеи считывания, интегратор 2 компардтор 3. Блок 1 усилителей считывдция включает в себя первую пару 4, 5 и вторую пару 6, 7 транзисторов, пер 5 ый 8 и второй 9 ключи питания, первый 11 и второй 11 ключи стробироцдция и источник 12 тока. Интегратор образован цлкопитсльными коцдец.лтордми 3, 14 и истокоцыми йовто ителями нд полегых трдцзисторах 15, 16 и резн:торах 17, 18. 1 ддекность считывдция ловыдется за счет удвоения усилеццого считанного сигнала, подавления высокочастотных помех путем пцтегрировдция усиленного входпг го сигцдлд и ноддвлсця диФферецпидльцых помех, дстотд изменения которых мсцьпе чдстоть упрдвлякп(его пс ля . 1 з, и .ф-л 1, 1 ил.Датчики 28, 29 и источники 30 и 31 тока образукт мостовую схему детектираяац(я доменов, с диагонали 50 которой снимаются электрические сигнал сснть дня, пропорциональные изменен( сопротивлений датчиков при прохожденьи вблизи нцх доменов. В момент времен, предшествующий счи танцому гссгнлу цд первые входы ключей 8, 9 птания по входу 21 поступает управцющцй импульс и ключи питания амыкдются на время (,35 1 )обрРтеци(Р отцоо(те я ( фси(сител цойс книге и и( жгт быть цс.по св.ои(о рсс. ецц запсл(са"к устро)(.тя ца, с(сриес:ких мгцт. цих доменах н(Гс(цГи котс ых с.о;(ержлч в "(: (:читьяицся дбс" сй комРцсациоццы дат(цки,Цель иэсбр( т.нця - и эяьэци( надежности г;цтыяаиия информд(ьч з )О с(ет Рогцроиэ Ведения (пстдцсГО сГ ала в двух соседних трактах упр- ляющего полн.Пд чертеже показана схема устр .ис 1 вд длГ счнтьвания информации иэ 5 дкос(целя доменной памяти.Устройство лля считывания сфорлсс- ,си солержит блок 1 усилителей считыднця, ицтегратор 2 и компаратор 3,Вл.к У(.илителей считывания вклю чает в себя первую пару транзисторов 4 и 5, вторуо пару транзисторов 6 и , серы Я и второй 9 ключи питания, первый 10 ц второй 11 ключи стробировдия и источник 12 тока.25Итератор с,одержит первый 13 и второй 1 :дкопительцые конденсаторы, перьй5 и второй 16 полевые трэнис(оры, первый 17 и второй 18 цдгруэочцые резисгоры, 30Пд сертеже показаны первый и вто; ой входь 19, 20 с ситацного ги цала у(.тройстцд, первый 21, второй 22 и третий 3 управляющие входы усгройсгвд, вход 24 напряжения + Е нитация 35 устройства, вход 25 порогового напряжения угтройства, информационный выход 26 устройства, накопитель 27 доменной памяти с рабочим 28 и компецсацсонньм 29 датчиками считывания, ис точники тока 30, 3 для рабочего и компенсдцсонного датчиков считывания, шина 32 нулевого потенциала и шина 33 пцтдця -ЕУстройство работает следующим об разом.ГопТел )ц)( кс цРц(.ст ;ыи 4 . ),ж;стся до цдцрцжеццяс са мы(дния клю с 8 9 (гкг:я држонц цеког(рое ярсмя, )( е ра г( калия клвсей 8 и 9 ( ы, лосатик(ц 28 и 29 ца базе тэ( т о рЕ(и о (. т у и а с т с ч и т д н цый ги нац. Пд перй вход первого к юча) (:т)оброаия поу(етс.я импуль. пс рясгс с 1 бд. Ксю 10 здмыкается на время ь , При этом оказыва тгяклюенцс лс)1 ереццидная цара г)дэисторов , 5 с источником 12 токд я цепи эл(иттероя. Током включеццьх транзисторов 4 и 5 коцдецсаторь 13 и 1 д врем с, ра.ряжаются на величины цапряжесспс, пропорциональные токам транзисторов. По истечеции времени;сействия сигнала первого стробд и( рвдя дифференциальная цдра отключается. При этом, если ца базе трднэигторд 4 напряжение больце, чем на базе транзистора 5, то конденсатор 13 разрядит(.я больше,чем конденсатор 14. Разноссь напряжений междувыводами конденсаторов 13 и 14 пропорциональна величине сигнала с выхода ддтчка 28. В следующем периодеупрдвляющего поля, когда несущий инфорлс(ю домен переместится из датчика 28 в датчик 29, возникает повторный считанный сигнал противоположцой полярности. Это сигнал поступаетс базы транзисторов первой и второйпар, но во втором периоде импульсомвторого строба по входу 23 замыкаетсяцд,время с, ключ 11, включающий дифференциальную пару на транзисторах 6, 7с источником 12 тока. При этом конденсатор 13 и в этом периоде разряжается больше, чем конденсатор 14. В результате напряжение между выводамиконденсаторов, отображающее входнойсигнал, практически удваивается. Напряжение с выходов накопительных конденсаторов 13 и 14 поступает на входы истоковых повторителей, выполненных на полевых транзисторах 15, 16 и резисторах 17, 18. Благодаря большому входному сопротивлению истоковых повторителе 1 исключается влияние ссоследую(ц(х электрических цепей на работу накопительных конденсаторов, Г вьходов истоковых повторителей сигндлы под,ются нд входы компаратора3, в полцяющего функцию различенияполезных сигцдлоц и псмех по ихамплитуде, При этом полезные сигналыход интегратора дк:) ч кчяп ряжеция пита ццц ус т р)ед . Составитель В,ТопорковРедактор В,фельдман Техред М.Дидык Корректор А,Обручар Тираж 3 Г 3ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5Заказ 3729 Производственно-издательский комбинат "Патент"г.ужгород, ул. Гагарина, 101 151596) лццт.цьцу.ц)н)т.я ло цеобхом У 1вця ) д омехц подавляются аТаким образом, цсцльзование цзобретецц поз)оляет повысить ц)деж 5 ность считыцдцця информации за счет воспроизведения считдного сигнала ц двухоседцих периодах управляющего поля, подавления высокочастотныхпомех путем интегрирования усиленного входного сигнала и лифферецциальцых помех, изменяющихся с частотой,меньшей частоты управляющего поля,формула изобретения 5 1. Устройство для считывания информации из накопителя доменной памяти, содержащее блок усилителей считывания, первый и второй входы которо го являются первым и вторым входами считанного сигцдла устройства, интегратор ц компдратор, первый вход которого является входом порогового напряжения устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности считывания информации зд счет воспроизведения считанного сцгцдла в двух соседних тактах управляющего поля, первый и второй вы ходы блока усилителей считывания подключены к первому и второму входам интегратора, первый и второй выходы которого соединены соответственно со вторым и третьим входами компаратора, выход которого является информацион 35 цым цыходом устройства, третий, четвертый и пятый входы блока усилителей считывания являются соответственно первым, вторым и третьим управляющи ми входами устройства, шестой вход блока усилителей считывания и третий 2, Устройство по и.1, о т лч а ю щ е е с я тем, что иск усилителей считывания содержит перцук)пару транзисторов, эмцттерь которыхгоедццецы между собой,д базы первогоц второго транэцстороц г)ерцой парыявляются соответственно первым ивторым информационными входами блокаусилителей считывдция, вторую парутранзисторов с соединенными междусобой эмиттерамц, базы первого и второго транзисторов второй пары подключены соответственно к Ьаздм второгои первого транзисторов первой пары,коллекторы первых транзисторов и коллекторы вторых транзисторов первойи второй пар обьединецы между собойи являются соответственно первым ивторым выходами блока усилителей считывания, первый и второй ключи питания, первые входы которых подключены к пятому входу, а вторые входы -к шестому входу блока усилителей считывания, выходы первого и второгоключей питания соединены соответственно с первым и вторым выходами блока усилителей считывания, первый ивторой ключи стробирования, первыевходы которых являются соответственно четвертым и пятым входами стробирования блока усилителей считывания,выходы первого и второго ключей стробирования подключены к эмиттерамтранзисторов сответственно первойи второй пар, источник тока, вход которого соединен с шиной питания, авыход - со вторыми входами ключейстробирования,