Блок управления для запоминающего устройства
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 572846
Авторы: Амлинский, Иоффе, Старовойтов
Текст
Союз Советских Социалистических Республик(22) Заявлено 22,04,76 (21) 2353219/ М, Кл 2 6 11 С 7/02 нием заявкиприсоедин Государственный комитет Совета Министров СССР(71) Заявитель 4) БЛОК УПРАВЛЕНИЯ ДЛЯ ЗАПОМИНАЮЩЕ УСТРОЙСТВАвходами управновлення и комадреса и приема цпонным входам ерез коммутаториема числа. шинои обращепия,а выход - с ления счетчика адреса восст мутаторов, а кодовые шины числа подключены к информ соответствующих регистров ры соответственно адреса и На чертеже представлена блок-схема предлагаемого устройства.Устройство содержит узел 1 синхронизации, регистр записи 2, адресный 3 и адресно-разрядный 4 регистры с соответствующими дешифраторами, коммутатор 5 приема числа, коммутатор 6 кодовых шин адреса и коммутатор 7 адреса восстановления накопителя, счетчик 8 ооращепия, счетчик 9 адреса восстановления. Выход переполнения счетчика 8 обращений подключен к входам блокировки коммутаторов 6 и 5, к входу узла 1 синхронизации, к входу разблокировки коммутатора 7 и к счетному входу счетчика 9. Кодовый выход счетчика 9 связан с кодовым входом коммутатора 7, Выходы коммутатора 7 подключены к адресно-разрядному регистру 4, Вход синхроимпульсов по шине 10 обращений подк;ночев к входу счетчика 8 и к входу узла 1 синхронизации, Коммутаторы 6, 7 включены между регистрами 3, 4 и соответствующими им кодовыми шинами приема числа 11 и адреса 12. Изобретение относится к области вычислительной техники, в частности, к запоминающим устройствам типа 2,5 Д на фсрритовых сердечниках,Известны блоки управления для запоминающего устройства, содержащие адресный регистр, адресно-разрядный регистр, регистр записи и хронизатор 1, 2.Наиболее близким к данному изобретению является устройство, рассмотренное в работе 2. Недостаток этого устройства заключается в невысокой надежности ввиду возможности возникновения 6 - помехи большой амплитуды и длительности.Целью изобретения является повышение надежности работы запоминающего устройства путем снижения уровня б - помех.Поставленная цель достигается тем, что в блок управления для запоминающего устройства, содержащий узел синхронизации, вход которого соединен с шиной обращения, а выходы - с регистрами записи, адресным и адресно-разрядным, кодовые шины адреса и приема числа, введены коммутаторы кодовых шин адреса и приема числа, коммутаторы адреса восстановления, счетчик обращений и счетчик адреса восстановления, выходы которого через коммутатор адреса восстановления подключены к адресно-разрядному регистру, причем вход счетчика обращений соединен с Иоффе и В, А. СтаровойтовРегистры записи 2, адресный 3 и адресно- разрядный регистры 4 предназначены для промежуточного хранения числа и его адреса. Коммутаторы кодовых шин адреса 6 и числа 5 предназначены для блокировки поступления кода в ЗУ по кодовым шинам числа 11 и адреса 12.Коммутатор 7 адреса восстановления предназначен для разрешения передачи кода адреса восстановления с кодовых выходов счетчика 9.Счетчик обращений предназначен для подсчета количества обращений к ЗУ. Максимальный коэффициент пересчета - коэффициент заполнения определяется максимальным значением б - помехи, накопленной за Уп.,- циклов обращений,Счетчик адреса восстановления предназначен для периодического изменения адреса восстанавливаемой адресно-разрядной координаты, Максимальный коэффициент пересчета счетчика 9 равен количеству адресно- разрядных координат в одном разряде ЗУ.Устройство работает следующим образом.На вход узла синхронизации и на счетный вход счетчика обращений поступает синхроимпульс обращения, Поступление синхроимпульса на счетный вход счетчика 8 увеличивает заполнение счетчика на единицу.Если при этом счетчик 8 не переполняется, т. е, количество синхроимпульсов не превышает коэффициент заполнения (У), то с выхода переполнения счетчика 8 поступает сигнал на входы коммутаторов 5, 6, разрешающий поступление информации с кодовых шин числа 11 и адреса 12. Одновременно сигнал с выхода переполнения счетчика 8 поступает на вход коммутатора 7 и вход узла синхронизации, в которых, соответственно, запрещает прохождение кода с выходов счетчика адреса восстановления в адресно-разрядный регистр 4 и выработку строба восстановления для накопителя. В этом случае ЗУ выполняет команды, поступившие с машины.Если при поступлении синхроимпульса счетчик 8 переполняется, то сигнал переполнения запрещает поступление информации с кодовых шин числа 11 и адреса 12 ЗУ, Одновременно сигнал переполнения, поступая на счетный вход счетчика адреса восстановления, изменяет состояние счетчика 9 на единицу и 5 разрешает прохождение кода с выхода данного счетчика на адресно-разрядный регистр 5 через коммутатор 7. Разрешается также выработка синхроимпульса узлом синхронизации и происходит восстановление коорди 10 наты, адрес которой указывает счетчик адреса. Таким образом, производится последовательное разрушение тяжелого кода по всем адресно-разрядным координатам накопителя и не допускается увеличения 6 - помех боль 15 ше допустимых в любой адресно-разрядной координате накопителя,Формула изобретения20Блок управления для запоминающего устройства, содержащий узел синхронизации,вход которого соединен с шиной обращения,а выходы - с регистрами записи, адресным и25 адресно-разрядным, кодовые шины адреса иприема числа, отличающийся тем, что,с целью повышения надежности блока, онсодержит коммутаторы кодовых шин адресаи приема числа, коммутаторы адреса восста 30 новления, счетчик обращений и счетчик адреса восстановления, выходы которого черезкоммутатор адреса восстановления подключены к адресно-разрядному регистру, причемвход счетчика обращений соединен с шиной35 обращения, а выход - со входами управления счетчика адреса восстановления и коммутаторов, а кодовые шины адреса и приемачисла подключены к информационным входамсоответствующих регистров через коммута 40 торы соответственно адреса и приема числа.Источники информации,принятые во внимание при экспертизе1. Бардиж В. В. Магнитные элементы ЦВМЭнергия, 1974.45 2. Запоминающие устройства современныхЭЦВМ, Сб. ст. Перевод с английского подред. А. Крупского, Мир, 1967, с. 58 - 63.Составитель Г. МамдкянРедактор Н. Каменская Техред И. Михайлова Корректор Н, Аук Подписное Типография, пр. Сапунова, 2 Заказ 1987/1 О Изд.748 Тираж 738 НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская нао., д. 4,5
СмотретьЗаявка
2353219, 22.04.1976
ПРЕДПРИЯТИЕ ПЯ М-5489
АМЛИНСКИЙ ЛЕОНИД МОИСЕЕВИЧ, ИОФФЕ АНАТОЛИЙ ФЕДОРОВИЧ, СТАРОВОЙТОВ ВЯЧЕСЛАВ АЛЕКСЕЕВИЧ
МПК / Метки
МПК: G11C 7/02
Метки: блок, запоминающего, устройства
Опубликовано: 15.09.1977
Код ссылки
<a href="https://patents.su/3-572846-blok-upravleniya-dlya-zapominayushhego-ustrojjstva.html" target="_blank" rel="follow" title="База патентов СССР">Блок управления для запоминающего устройства</a>
Предыдущий патент: Способ измерения колебаний движущегося электростатического носителя информации
Следующий патент: Устройство запоминания и выдачи групп импульсов
Случайный патент: Способ выявления иммунных антител