Устройство для выделения рекуррентного синхросигнала с исправлением ошибок

Союз Советских Социалистических Республик(5 М. Кл, Н 04 )7/08 с присоединением заявки Гасударственный комитет Соввтв Министров СССР по делаи изобретений и открытий(45) Дата опубликования описания 08.09.77.(71) Заявитель,(54) УСТРОЙСТВО. ДЛЯ ВЫДЕЛЕНИЯ РЕКУРРЕНТНОГО СИНХРОСИГНАЛА С ИСПРАВЛЕНИЕМ ОШИБОК Изобретение относится к технике передачи информации и может использоваться для помехоустойчивой синхронизации систем связй при передаче рекуррентных последовательностей. 5Известно устройство для выделения рекур. рентного синхросигнала с исправлением ошибок, содержащее накопитель, между входом и выходами соответствующих разрядов которого включен сумматор по модулю два, выход которого через счетчик подключен к входу дешифратора и к одному из входов переключателя, к двум другим входам кото рого подключены соответственно выход блока исправления ошибок и. выход дополнитель тк ного сумматора по модулю два, к входам которого подключен выход переключателя через выходной регистр сдвига, выходы разрядов которого подключены к соответствующим входам дешифратора )1). 20Однако это устройство в каналах связи с помехами имеет невысокую помехоустой чивость, обусловленную коррекцией ошибок невысокой кратности, Кроме того, в режиме дежурного приема известное устройство не- гЗ достаточно защищено от ложной синхронизации.Целью изобретения является повышение помехоустойчивости выделения синхросигнала.Для этого в устройство для выделения рекуррентного синхросигнала с исправлением ошибок, содержащее накопитель, между входом и выходами соответствующих разрядов которого включен сумматор по модулю два, выход которого через счетчик подключен к входу дешифратора и к одному из входов переключателя, к двум другим входам которого подключены соответственно выход блока исправления ошибок и выход дополнительно го сумма 1 ора по модулю два, к входам которого подключен выход переключателя через выходной регистр сдвига, выкоды разрядов которого подключены к соответствующим входам дешифратора, введены кодопреобразователь и блок мажоритарной обработки, при этом выходы разрядов накопителя через последовательно соединенные кодопреобразо ватель и блок мажоритарной обработки подключены к одному иэ входов блока исправ 568189ленин ошибок, другой вход которого соединей с входом накопителя.Нв чертеже приведена структурная электрическая схема предложенного устройства,Устройство для выделения рекуррентного синхросигнала с исправлением ошибок содеял. жит накопитель 1, между входом и выходами соответствующих разрядов которого включен сумматор 2 по модуао два, выход которого через счетчик 3 подключен к входу дешиф ратора 4 и к одному иэ входов переключателя 5, к двум другим входам которого под ключены соответственно выход блока исс прввления ошибок 6 и выход дополнительного сумматора 7 по модуао два, к входам И которого подклочен выход переключателя 5 через выходной регистр 8 сдвиГа, выходы разрядов которого подключены к соответствующим входам дешифраторв 4, кодопреобре. зователь 9 и блок 10 мажоритарной обрв 20 ботки, при этом выходы разрядов накопите ля 1 через последовательно соединенные кодопреобраэоввтель 9 и блок 10 мажори тарной обработки подключены к одному из входов блока 6 исправления ошибок, другой25 вход которого соединен с входомнвкопителя 1.Устройство работает следующим образом.Знаки рекуррентной последовательности . (РП) поступают в накопитель 1 и далее на сумматор 2, с помощью которого проверяют30 ся знаки на соответствие рекуррентному закону. Результаты проверки подсчитываются счетчиком 3 длины зачетного участка посылки.35С помощью кодопреобраэователя 9, поютроенного на сумматорах по модуао два, решается системе. уравнений, которув мож" но составить для каждого принимаемого энв кв. В результате при приеме знака с ошибкой все уравнения будут не удовлетворяться,40 При этом, если будут ошибочными другие знаки входящие в систему, то по большинст 1ву несовпадений анализируемый знак будет исправлен. С этой целью к кодопреобрвзователю 9 подключен блок 10 мажоритарной45 обработки, соединенный с одним из входов блока исправления ошибок 6. Исправленные знаки через переключатель 5. поступают в выходной регистр 8 сдвига с сумматором 7 в цепи обратной связи. При выделении зачетного участка переключатель 5 переводит ся в режим работы,с обратной связью иодновременно подключается дешифратор 4 для выделения синхросигнала,В результате повышается помехоустойчи вость выделения синхросигнала в каналах с помехами.Формула изобретения Устройство для выделения рекуррентного синхросигналв с исправлением ошибок, со держащее накопитель, между входом и вы . ходами ооответствующих разрядов которого . включен сумматор по модулю два, выход которого. через счетчик подключен к входу дешифратора н к одному из входов переклю чателя, к двум другим входам которого под- ключены соответственно выход блока исправления ошибок и выход дополнительного сум" мвтора по модулю два, к входам которого подключен выход переключателя через;вы ходной регистр сдвига, выходы разрядов которого подключены к соответствующим вхо дам дещифратора, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости выделения синхросигнала,.введены кодопреобраэователь и блок мажоритарной обработки, цри этом выходы разрядов пако: пителя через последовательно соединенные кодонреобразователь и блок мажоритарной обработки подключены к одному из входов блока исправления ошибок, другой вход котМс рого соединен с входомнакопителя.Источники информации, принятые во внимание при экспертизе:1. Авторское свидетельство СССР М.454705, Н 047/08, 1974.Составитель Г. ТепловаРедактор И. Марховская Техред А. демьянова КорректорА, КравченкоЗаказ 2817/43 Тираж 815 ПодписноеЦНИИПИГосударственного комитета Совета Министров СССРпо делам изобретений и открытий113035, Москва, Ж 35, Раушская наб., д. 4/5филиал ППП Патентф, г. Ужгород, ул. Проектная, 4