Устройство цикловой синхронизации для блочных кодов

ОП ИКАНИЕИЗОБРЕТЕН ИяК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоцкалистис)ескихРеспублик,ное к 1) )Ч. 1 сл,1104 1. 7 И с присоединением заявки М Го:)дирствеиныи иомите Совета Министров ССС оо дегвм изооретеиии и откропий"е 17 б )1.1 с)4.О) (0 КН.)(1 ллет ковация описания 05,08.77(54) УСТРОЙСТВО ЦИКЛОВОЙ СИНХРОНИЗАЦИ ДЛЯ БЛОЧНЫХ КОДОВ Изобретение относится к технике передачи дискретной информации и может иднгльзоваться в системах передачи данных блочными кодами.Известно устройство цикловой синхронизации для блочных кодов, солержащее на передан)щей стороне последовательно соединенные кодцрувцв)й блок, к управляющему входу которого цодклн)чен распределитель, и сумматор цо модули) цва, а ца приемной стороне - последовательно соединенные входной регистр сдвига, выходь которого цоцклв. чены к блоку вычисления проверок кода, сумма)ор по молулк) два и деколирующий блок, к уцравлянм щему входу которого подключен выход генератора тактовых импульсов через делитель частоты, а также лещифратор 111.Олнако в об)цем случае передачи информации, заколированцой блочным (п,к) кодом, известное устройство нелостаточно зац)ищецо на ряде песин. хроцшях позиций от ложной синхронизации, вызванной статичностью передаваемой информации.Цель изобретения .- уменьшение вероятности ложной синхронизации.Для лого в усгройс)во циклоной синхронизации цля блочных колон, солржац)ее ца переданццей стороне послеловательцо сослицеццые коцирукций блок, к управляклцему входу которого подключен распределитель, и сумма)ор по модулю два, а ца приемной с )проц - последовательно соединенные входной роги)р сдвига, выходи которого цодклв.5 чсны к блс)ку вь)чцсления проверок кода, сумматорцо модуло цва ц цкоциру)о)ций блок, к управляв.щму вислу ко)с)рого цоцкл ниц и выход генератора тактовых ил)цуьсо) через цлц)ель чадогы, а также Лешифратор, ввсцець ца цсрецанццей стороне О последовательно со)сицнц),)с ацализап)р провероккода, элемент зжссржки и ю)к а на )приемной дороне накопитль проверок кс)ла, злм)п НЕТ, клвч и доцолцитецьцыс сумматоры цо модулю Лва, при этом ца иредакцией сторс)не второй выход 5 распредели)еля )ерсз клн)ч цоцкэ)н)чен ко второмувходу сумматора цо модулю цна, ныхол которого подключен ко входу анализатора проверок кода, и на приемной стороне вь)чань блс)ка нь)числеция проверок кода полклк)чець ко вхо)сс)ы соотнет О ствунпцих доцолнительць)х сумматоров по модулюдва неиосрецствеццо и через цакоцц)ел), проверок кода, вь)хоц ко)просо иоцклнгчсц ко вс)рому нхо.ду сумматора по молу)цо цва чс)н. к )н)ч, к уцравлян)щему входу кс)рс с) цск)чс и ,)м;), )сецц.5 фратора, к)порый цоцклочец к ур;. шму вхо 557499.и знсмеша НЕ . включенного между выходомгенератора тактовых импульсов и входом делителячас готы.На чертеже изображена блок-схема предложенного устройства.Устройство цикловой синхронизации для блочных кодов содержит на передающей стороне последовательно соединенные кодирующий блок 1, куправляющему входу которого подключен распределитель 2, и сумматор по модулю два 3, анализатор проверок кода 4 состоящий, например, изрегистра сдвига 5, узла вычисления проверок кода 6 и дешифратора 7, элеменг задержки 8 и ключ 9,а на приемной стороне - входной регистр сдвига 10,выходы которого подключены к блоку вычисленияпроверок кода 11, накопитель проверок кода 12,состоящий, например, из элемента ИЛИ 13, элемента НЕ 14 и регистра сдвига 15, дополнительныесумматоры по модулю два 16, например, 16-1, 16-2,16-3, дешифратор 17, ключ 18, сумматор по модулю два 19, декодирующий блок 20, делитель частоты 21, элемент НЕТ 22 и генератор тактовыхимпульсов 23.На передающей стороне кодирующий блок 1,сумматор по модулю два 3, анализатор провероккода 4, элемент задержки 8 и ключ 9 соединеныпоследовательно, а второй выход распределителя 2через ключ 9 подключен ко второму входу сум.матора по модулю два 3.На приемной стороне входной регистр сдвига 10, сумматор по модулю два 19 и декодирующийблок 20 включены последовательно. Выходы вход.ного регистра сдвига 10 подключены также к блокувычисления проверок кода 11, выходы которогоподключены ко входам соответствующих дополнительных сумматоров по модулю два 16 (например,16-1, 16-2, 16-3) непосредственно и через накопитель проверок кода 12, выход которого соединен совторым входом сумматора по модулю два 19 черезключ 18, к управляющему входу которого подключен выход дешифратора 17, Выход дешифратора 17соединен также с управляющим входом элементаНЕТ 22, включенного между выходом генераторатактовых импульсов 23 и входом делителя частоты 21. К управляющему входу декодирующего блока 20 подключен выход делителя частоты 21, соединенного через элемент НЕТ 22 с генератором тактовых импульсов 23,Предложенное устройство работает следующимобразом,На передаче информация кодируется групповым 1 п,к) кодом в кодирующем блоке 1, которыйуправляется распределителем 2 и поступает черезсумматор по модулю два 3 в анализатор провероккода 4 для несинхронных сдвигов. Анализатор проверок кода 4 содержит п-разрядный регистр сдви.га 5, соединенный с узлом вычисления провероккода 6 и дешифратором 7. Последний вырабатываетединичный сигнал, если на выбранных несинхрон.ных сдвигах будет удовлетворяться закон построе 35 40 45 50 55 60 5 10 15 29 25 30 ния (п,к) кода. Тогда этот сигнал поступал через элемент задержки 8 и открытый ключ 9 на умматор по модулю два 3, где складывается с нровероч. ным знаком последующей кодовой комбинации. Таким образом, в канал связи будут передаваться кодовые комбинации, которые дополнительно не. сут информацию о проверке выбранных несинхрон. ных сдвигов.На приеме закодированная последовательность накапливается во входном регистре сдвига 10 и проверяется в блоке вычисления проверок кода 11 с каждым сдвигом. Результаты проверок на вы. бранных несинхронных сдвигах поступают в нако. питель проверок кода 1 и затем сравниваются на дополнительньгх сумматорах по модулю два 16-1, 16-2, 16-3 со значениями проверок последующей кодовой комбинации. Таким образом, на синхронном сдвиге на входе дешифратора 17 будет (п.к) нулей и запрещающий сигнал на элемент НЕТ 22 не поступит, Поэтому генератор тактовых импульсов 23 в этом случае не изменит цикловой фазы делителя частоты 21, управляющего работой декодирующего блока 20 корректирующего кода, Для исключения поступления на вход декодирующего блока, 20 кодовых комбинаций с дополнительной синхроинформацией, дополнительный выход како. пигеля проверок кода 12 через ключ 18 соединен с сумматором по модулю два 19,В предложенном устройстве уменьшена вероят. ность ложной синхронизации. Формула изобретенияУстройство цикловой синхронизации для блоч ных кодов, содержащее на передающей стороне последовательно соединенные кодирующий блок, к управляющему входу которого подключен распределитель, и сумматор по модулю два, а на приемной стороне - последовательно соединенные входной регистр сдвига, выходы которого подключены к блоку вычисления проверок кода, сумматор по модулю два и декодируилций блок, к управляю. щему входу которого подключен выход генератора тактовых импульсов через делитель частоты, а так. же дешифратор, отличающееся тем, что, с целью уменьшения вероятности ложной синхрони. зации, в него введены на передающей стороне последовательно соединенные анализатор проверок кода, элемент задержки и ключ, а на приемной стороне - накопитель проверок кода, элемент НЕТ, ключ и дополнительные сумматоры по модулю два, при этом на передающей стороне второй выход распределителя через ключ подключен ко второму входу сумматора по модулю два, выход которого подключен ко входу анализатора проверок кода, а на приемной стороне - выходы блока вычисления проверок кода подключены ко входам соответствующих дополнительных сумматоров по модулю два непосредственно и через накопитель проверок кода, вь:ход которого подключен ко второму входу557499 оставитель Г Чел тор Г. П Т 3, фан Коррект р Д, Мельниченк Тир ПНИИПИ ГосудиэПодписноепиетров СССР акаэ 11 О 64 ета Совета М енного к по делам иэобретени13035, Москва, Ж" 35, Р и открытийушс кая наб.,пиал ППП Патснт ", г. Ужгород, ул. 11 роскгпая сумматора по модулю два через ключ, к управляю- щему входу которого подключен выход дешифратора, который подключен к управляющему входу элемепта НЕТ, включенного между выходом генератора тактовых импульсов и входом делителя частоты. Источники информации, принятые во внимание при экспертизе:. Блейхман В, С, Синхронизирующие свойства смежных классов циклических кодов, Вопросы радиоэлектроники, серия Х 1, Техника проводной связи, вьш. 7, стр, 47-52, 1966.