Интегрирующее устройство

ОПИСАНИЕ ИЗОБРЕТЕНИЯ р) 856455 Союз Советских Социалистических республик(23) ПриоритетОпубликовано 30.04,77, Бюллетень16Дата опубликования описания 31.05.77 ооударстеенныи комитетСоеета Министрое СССРпе делам изооретений(54) ИНТЕГРИРУЮЩЕЕ УСТРОЙСТВ области вычислитть использовано ых машинах, в мерительной техинтегрирования, усилителя с емной связью и гев 111, Погрешустройства завиинтегрирования;ния операционного величина временкоэффициент усиусилителя;интегрирующая цепочка интегратора В совремкоэффициенУвеличениехранении нличению пои более винтегрироваИзвестножащее интеный к первщий блок иВыходное содержит гене- элемент 2 заИзобретение отельной техники бь в аналоговых ьн устройствах авт из ники.Известно устройство для состоящее из операционного костной отрицательной обрат нератора тактовых импульсо ность интегрирования такого сит от соблюдения условия1(1+А) Я енных операционных усилителях т усиления составляет 5 - 10 тыс, времени интегрирования, при соеизменными А и ЯС ведет к увегрешности интегрирования до 1% зависимости от величины времени ния,интегрирующее устройство, содергратор с обнулением, подключеному входу сумматора, запоминаю- генератор тактовых импульсов 2.напряжение интегрирующего уст 2ройства получается суммированием отдельных участков пилообразного напряжения.Время интегрирования и точность интегрирования известного интегратора зависят от ве 5 личины порогового напряжения блока сравнения. При интегрировании входных сигналов,имеющих разную скорость изменения, дляобеспечения необходимой точности интегриро-.вания необходимо изменять пороговое напря 10 жение, В реальных интегрирующих устройствах порог срабатывания устанавливают некоторой средней величины, что приводит к снижению точности интегрирования медленно меняющихся сигналов.15 Целью изобретения является повышениеточности интегрирования.Поставленная цель достигается тем, что выход сумматора подключен к входу запоминающего элемента, выход которого соединен с20 вторым входом сумматора, а управляющийвход запоминающего элемента связан с генератором тактовых импульсов, соединеннымчерез введенный элемент задержки с входомсброса интегратора с обнулением.25 На фиг. 1 представлена блок-схема предложенного интегрирующего устройства; на фиг.2, а - е - диаграммы, иллюстрирующие егоработу.Интегрирующее устройство30 ратор 1 тактовых импульсов,держки, интегратор 3 с об уленисм, запоминающий блок 4 и сумматор 5. Выход сумматора является выходом устройства.Рассмотрим работу интегрирующего устройства, начиная с момента времени 1 для случая поступления на его вход сигнала в виде постоянного напряжения (фиг. 2), Поступившее на вход интегратора 3 с обнулением постоянное напряжение (фиг. 2, а) интегрируется и подается на сумматор 5. На интервале времени А - Ь выходное напряжение сумматора 5 повторяет форму напряжения интегратора 3 с обнулением, так как при этом напряжение на запоминающем блоке 4 равно 0 (фиг. 2,г, д, е), В момент времени 1 на запоминающий блок 4 поступает импульс с генератора 1 тактовых импульсов (фиг. 2,б), и запоминающий блок 4 фиксирует напряжение, поступающее с выхода сумматора 5 (фиг, 2, д, е).В момент 1 з зафиксированное напряжение с выхода запоминающего блока 4 поступает на сумматор 5 и в этот же момент интегратор 3 с обнулением обнуляется (фиг. 2,г), Обнуление интегратора 3 осуществляется импульсами, поступающими с элемента задержки 2 (фиг. 2,в). Напряжение запоминающего блока 4 поступает на вход сумматора 5, на другой вход которого подано напряжение интегратора 3 с обнулением. Обнуление интегратора 3 происходит в момент времени 6 (фиг, 2, в), т. е. после того, как произведена фиксация напряжения сумматора 5.Работа устройства на интервале времени з -- 4 происходит аналогично. При этом на сумматоре 5 осуществляется суммирование напряжения интегратора 3 с обнулением и ступенчатого напряжения запомшгакпцего блока 4. Величина ступенчатого напряжения запоминающего блока равна значению напряжения сумматора в предыдущий такт. Полу ченное на сумматоре 5 пилообразное напряжение (фиг. 2,д) имеет погрешность интегрирования 0,01 на всем интервале интегрирования входного сигнала.Высокая линейность выходного напряжения 10 на всем временном интервале обусловленатем, что выходное напряжение интегрирующего устройства получается суммированием отдельных участков пилообразного напряжения с высокой линейностью.15Формула изобретенияИнтегрирующее устройство, содержащее интегратор с обнулением, подключенный к первому входу сумматора, запоминающий блок 20 и генератор тактовых импульсов, о т л и ч а ющ е е с я тем, что, с целью повышения точности интегрирования, выход сумматора подключен к входу запоминающего элемента, выход которого соединен с вторым входом сум матора, а управляющий вход запоминающегоэлемента связан с генератором тактовых импульсов, соединенным через введенный элемент задержки с входом сброса интегратора с обнулением.ЗОИсточники информации, принятые во внимание при экспертизе изобретения:1, Маршеж. Операционные усилители и ихприменение. М., Энергия, 1974, с. 76 - 77. З 5 2. Смолов В. Б. Аналоговые вычислительные машины. М Высшая школа, 1972, с.177 - 179 (прототип).55645 э Ьга г ставитель С. Белай Т. Рыбалова Техред Е. Хмелева Корректор Т, Добровольск едак аказ 1118/14ЦНИ ПодписноеССР Типография, пр. Сапунова,Изд.И Государствен по делам 113035, Москв4 Тираж 815о комитета Совета Министрообретений и открытииЖ, Раушская наб., д. 4/5