Устройство для защиты памяти

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ р) 552641 Союз Советских Социалистических Республик(51) М,с присоединением заявкиосунарствеииый комитет овета Министров СССР 3) Приоритетпубликовано 30,03.77. Бюллетень12(53) УДК 681.327(088.8) по нелам изобретвиий и открытий(71) Заявител 4) УСТРОЙСТВО ДЛЯ ЗА 1 ЦИТЫ ПАМЯТИ адежноах Изобретение относится к вычислительнои хинке и предназначено для применения в льтипрограммных вычислительных систеИзвестно устроиство для защиты памяти, недостатком которого является то, что размещение программ в памяти мультипрограммных вычислительных систем, использующих это устройство, возможно только внутри зоны памяти, заданной граничными адресами 1.Известно также наиболее близкое к изобретению по техническому решению устройство для защиты памяти, содержащее последовательно соединенные дешифратор адресов зон и блок сравнения, входы которых подключены к первому и второму входам устройства 2),Однако такое устройство не обеспечивает дифференцированной защиты зон памяти в мультипрограммных вычислительных системах, каждая из которых предназначена только для определенного характера обращения, что не предохраняет от искажений информации при ошибочных обращениях, например при обращении на запись или считывание с гашением в зону, предназначенную для считывания с восстановлением, и, следовательно, приводит к необходимости применения программных способов защиты, усложняющих мультипрограммирование, к увеличению объема памяти и времени выполнения программ. Цель изобретения - повышениести устройства,Это достигается тем, что в устройстве установлены дополнительные блоки сравнения,5 входы которых соединены с выходом дешифратора адресов зон и вторым входом устройства, подключенный к третьему входу устройства регистр признака обращения, соединенный с выходом данного регистра дешифраторО признака обращения и элементы И и ИЛИ.Первые входы каждой пары элементов И связапы с выходами соответствующего блокасравнения, вторые входы - с выходами дешифратора признака обращения, а выходы -5 с соответствующими входами псрвого и второго элементов ИЛИ, подключенных своимивыходами к выходам устройства,На чертеже представлена функциональнаясхема устройства.О Предлагаемое устройство содержит дешифратор 1 адресов зон, блоки 2 сравнения, общее число которых соответствует числу операций с памятью (записи, считывания с восстановлением, считывания с гашением, считыва 5 ния с обновлением и т,д .), соответствующиеим пары элементов И 3, 4. Каждый блок 2сравнения состоит из п-разрядного регистра5, элемнта 6 сравнения, элемента ИЛИ 7 иэлемента НЕ 8. Выходы и-разрядных регистО ров 5 и соответствующие им выходы дешиф3ратора 1 адресов зон подключены к одноименным входам элементов 6 сравнения, а выходы элементов 6 - к входам элементов ИЛИ 7, Выходы элементов ИЛИ 7 соединены с первыми входами элементов И 3 и через элементы НЕ 8 с первыми входами элементов И 4 соответствующих блоков 2 сравнения.Вторые входы элементов И 3, 4 соединены попарно с соответствующими выходами дешифратора 9 признака обращения, вход которого подключен к выходу регистра 10 признака обращения. Выходы всех элементов И 3 подключены к входам элемента ИЛИ 11, а выходы всех элементов И 4 - к входам элемента ИЛИ 12.Устройство работает следующим образом.Для обеспечения доступа программы только к выделенным зонам памяти, управляющая программа в процессе распределения информационных полей по назначению формирует коды защиты по записи, считыванию с восстановлением, считыванию с гашением, считыванию с обновлением информации и т. д. Если -й разряд кода защиты, например, по записи содержит единицу, то это означает, что выполняемой программе разрешен доступ ж 1-й зоне по записи; если же 1-й разряд кода защиты по записи содержит нуль, то доступ к -й зоне на запись запрещен (аналогично строятся коды защиты по другим операциям), Каждый код защиты содержит столько единиц, сколько зон памяти выделено данной программе для соответствующего обращения. ( формированные и-разрядные коды защиты подают в и-разрядные регистры 5 каждого блока 2 сравнения в соответствии с их назначением.11 ри обращении программы к памяти на запись информации код старших разрядов исполнительного адреса, определяющий номер зоны памяти, к которой программе необходимо обратиться, поступает на вход дешифратора 1 адресов зон. Число этих разрядов равно 1 орп. 11 ри совпадении возбужденного выхода дешифратора адресов зон с единичным состоянием соответствующего этому выходу разряда л-разрядного регистра 5 блока 2 сравнения на выходе элемента 6 сравнения появляется сигнал, который поступает на вход элемента ИИ 7. С выхода, элемента ИЛИ 7 сигнал подается на первый вход элемента И 3 и через элемент НЕ 8 на первый вход элемента И 4. На другие входы элементов И 3, 4 с соответствующего выхода дешифратора 9 признака обращения поступает сигнал - признак обращения Запись, сформированный из кода признака обращений, зафиксированного в регистре 10 перед выполнением операции Запись. При наличии сигналов на обоих входах элемента И 3 на выходе элемента ИЛИ 11 формируется сигнал, разрешающий обращение к памяти. В противном случае на выходе элемента ИЛИ 12 вырабатывается сигнал на 5 10 15 20 25 30 35 40 45 50 55 60 рушения защиты, запрещающий обращение к памяти.Аналогично происходит работа при выполнении других операций. В каждом случае признак характера обращения в соответствии с выполняемой операцией поступает на вторые входы элементов И 3, 4, относящихся к тому блоку 2 сравнения, в котором зафиксирован код защиты выполняемой операции.Использование предлагаемого устройства в мультипрограммных вычислительных системах обеспечит большие, по сравнению с известными устройствами, функциональные возможности, а именно количество этих возможностей К при увеличении числа операций с памятью т возрастает не прямопропорционально, а в зависимости К = 2 т, позволит уменьшить потребный объем памяти за счет организации общих информационных полей для нескольких программ и повысит достоверность обрабатываемой информации.Кроме того, применение предлагаемого устройства приведет к сокращению времени отладки программы за счет увеличения вероятности обнаружения программных и аппаратных ошибок при обращении, например на запись в зоны памяти, разрешенные для обращения только на считывание и, наоборот, при обращении на считывание к зонам памяти, разрешенным только для обращения в запись.Таким образом, использование предлагаемого устройства в мультипрограммных вычислительных системах позволит сократить общие расходы на их проектирование.Формула изобретенияУстройство для защиты памяти, содержащее последовательно соединенные дешифратор адресов зон и блок сравнения, входы которых подключены к первому и второму входам устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в нем установлены дополнительные блоки сравнения, входы которых соединены с выходом дешифратора адресов зон и вторым входом устройства, подключенный к третьему входу устройства регистр признака обращения, соединенный с выходом данного регистра дешифратор признака обращения и элементы И и ИЛИ, причем первые входы каждой пары элементов И связаны с выходами соответствующего блока сравнения, вторые входы - с выходами дешифратора признака обращения, а выходы - с соответствующими входами первого и второго элементов ИЛИ, подключенных своими выходами к выходам устройства.Источники информации, принятые во внимание при экспертизе1. Патент Великобритании, кл. 6 4 А, Мю 1282628, 1971,2. Дроздов Е, А, и др. Основы построения и функционирования вычислительных систем. М Энергия, 1973, с. 49 - 50 (прототип).. Грузова Техред А, Камышникова Корректор Е, Хмелева Ред ПодписиР Типография, пр. Сапунов каз 756/20 Изд, Мо 333 ЦН 1 ЛИПИ Государственного ко по делам изобре 113035, Москва, ЖТираж 769итета Совета Министров Сений и открытийРаушская наб., д. 4/5