Сдвигающий регистр

О П И С А Н И Е оц 5478 ааИЗОБРЕТЕН ИЯ Союз Советснии Социалистических Республикявкис присоединение Государственный камите Совета Министров СССР по делам изобретений и открытий) Дата оп кования описания 27.05.77(72) Автор изобретени В, А. Грехне 71) Заявите 4) АЮЩИИ РЕГИСТР ти обнаружения ц цсправлени ля хра чостью сбой. ошибок лысое о ляется по вый те чНаиболее ем к изобрет гистр, содер мутационный тыре элемен ход коммута нулевым вхо дом первого ен го соедпамятичетвер с о а для единеого рых стационн ех разря Регист е трцггенительи 2, персодержит вторые допна элементах И-НЕ Изобретение относится к области лительной техники ц предназначено д нения и сдвига информации с возмож. исправления одиночных ошибок типаИзвестные регистры с коррекцией имеют невысокое быстродействие, бо количество оборудования, ограниченнь гические возможности, а также низку дежность (1, 2) и 31 . близким техническим решени 10енив 5 является сдвигающий режаший в каждом разряде комтриггер, триггер памяти и чета И-НЕ, причем единичный вы 15 ционного триггера соединен с дом триггера памяти и со вхоэлемента И-НЕ, выход которос единичным входом триггера входами второго, третьего и20 элементов И-НЕ, выходы котоны с нулевыми входами комму- триггера 14,тком известного устройства явНедостатком ляется низкая над кая надежность вследствие невоз 2 б11 елью изобретения яв Вышенце надежности регистра.Поставленная цель достигается тем, что регистр содержит в каждом разряде пер ц второй дополнительные триггеры памяти, нулевые входы которых сеодцнены с едцнц ным выходом коммутационного триггера, а единичные входы соединены с выходом первого элемента И-НЕ, нулевой выход трцг гера памяти данного разряда соединен со входами второго ц третьего элементов И-Н последующего разряда, нулевой выход первого дополнительного триггера памяти данного разряда соединен со входами третьего ц четвертого элементов И-НЕ последующего разряда, а нулевой выход второго дополнительного триггера памяти данного разряда соединен со входамц второго ц четвертого элементов И-НЕ последующего разрядаНа чертеже показана схема регистрвые дополнительные триггеры на элементах И-НЕ 3 и 4, триггеры памяти на элементах Л-НЕ 5 и 6, коммутационные триггеры на элементах памяти И-НЕ 7 и 8, первые элементы И-НЕ 9, вторые элементы И-НЕ 109 третьи элементы И-НЕ 11, четвертые элементы И-НЕ 12 для каждого из трех разрядов регистра, шину тактовых импульсов 13,Схема работает следующим образом. Пусть в начальный момент времени импульс сдвига 7, подаваемый на шину 13, отсутствует- равен "логическому нулюи в первом разряде регистра записана "логическая единица", следовательно, на выходах элементов И-НЕ 1, 3 и 5, первэго разрядалогпческий пульф, на выходах элементов И-НЕ 10, 11 и 12 второго разряда - "логическая единица", на выходе элемента И-НГ Я второго разряда - "логический 1 уль, Пусть под воздействием помехи один пз рцггеров паьляти первого разряда измеп 1 л свое состояние, например, второй до=ель.ый, В этом случае на выходе злагГ 1 ло 1 цческая единица") 1 значения сигналов на выходах элементов И-НЕ 8,. 10, 11 и 12 второго разряда не изменяются, Аналогично значения сигналов па выходах этих элементов не изменяются прц сбое любого другого триггера памяти, Следовательно с приходом импульса сдвига с сработает элемент И-НЕ 8 во втором разряде, На выходе этого элемента появляется сигнал., равный логическому пулю, который устанавливает все тригге. ры памяти второго разряда в состояние Уедилп.ца, .аличие связей с выхода элемента И-НЕ 9 па входы элементов И-НЕ 10, 1 1 и 12 во втором разряде препятствует появлению на выходах этих элементов лож п ного сигнала в момент, когда триггеоь 1памяти первого разряда изменяют свое состояние. Таким образом, единица переписывается из первого разряда во второй, причем происходит исправление ошибки. В 45 случае, если в первом разряде регистра записан логический нульф, то на выходах элементов И-НЕ 1, 3 и 5 первого разряда - "логическая единица", следовательно, на выходах элементов И-НЕ 10, 11 и 12 вто рого разряда - "логический нуль", а на выходе И-НЕ 8 ф- логическая единица. Пусть теперь под действием помехи один из триггеров изменил свое состояние, например второй дополнительный триггер пер вого разряда. В этом случае на вь.".ходе элемента И-НЕ 1 логический нуль", следовательно, на выходах И-НЕ 10 и 12 второго разряда - "логическае единица, а на выхоле элемента И-НЕ 11 -"логический нуль" б 0 Значение сигнала на выходе элемента И-НЕ Я не изменяется и остается равным "логической единице", Аналогично,значение сигналов на выходе элемента И-НЕ 8 не изменяется при сбое любого другого триггера, Следовательно, с приходом импульса сдвига Г срабатывает элемент И-НЕ 7 во втором разряде и на выходе этого элемента появляется сигнал, равный "логическому нулю, который устанавливает все триггеры памяти второго разряда в состояние /1 17нуль, Наличие связи с выхода элемента И-НЕ 7 на вход И-НЕ 8 запрещает срабатывание последнего, а наличие связи с выхода элемента И-НЕ 7 на вход элемента И-НЕ 8 препятствует появлению на выходе элемента И-НЕ Я ложного сигнала в момечт, .когда триггеры предыдущего разряда изменяют свое состояние. Таким образом, нуль переписывается из первого разряда во второй, причем происходит исправление ошибки, поскольку в состояние нуль устанавливаются все триггеры второго разряда. Сдвиг информации в остальных разрядах происходит аналогичным образом, причем одновременно в каждом разряде происходит исправление одиночной ошибки за один тактирующий интервал.Таким образом, введение дополнительных триггеров, соединенньлх новыми связями с элементами регистра, позволяет обнаруживать и исправлять одиночцую ошибку в каждом разряде регистра за один такт. что позволяет повысить надежность регистра.Вводя еще дополнительные триггеры и дополнительные элемептьл И-НЕ с организацией связей, .аналогичной описанной, можпо построить сдвигающий регистр, исправляющий сразу несколько ошибок в каждом разряде, что важно в связи с растущими требованиями к повышению надежности, достоверности результатов, считываемых с вычислительных устройств,Формула изобретенияСдвигающий регистр, содержащий в каждом разряде коммутационный триггер памяти и четыре элемента И-НЕ, причем единичный выход коммутационного триггера соединен с нулевым входом триггера памяти и со входом, первого элемента И-НЕ, выход которого соединен с единичным входом триггера памяти и со входами второго, третьего и четвертого элементов И-НЕ, выходы которых соединены с нулевыми входами коммутационного триггера, о т л и ч а ю щ и йс я тем., что, с целью повышения надеж71 ф 7 Ч Составитель В. ГрехневТехред М. Ликович Корректор Н. Ковалева Редактор О, Стенина Заказ 648/104 Тираж 762 ПодписноеЦНИИПИ Государственного комитета Света Мичистров СССРделам изобретений и открытий113035, Москва, Ж 35, Раушская наб., д. 4/5 Филиал ППП Патентф, г. Ужгород, ул. Проектная, 4 ности регистра, он содержит в. каждом разрядепервый и второй дополнительные триггерыпамяти, нулев е входы которых соединеныс единичным выходом коммутапионного триггера, а единичные входы соединены с выходом первого элемента И-НЕ, нулевой выходтриггера памяти данного разряда соединенсо входами второго и третьего элементовИ-НЕ последующего разряда, нулевой выходпервого дополнительного триггера памяти 10данного разряда соединен со входами третьего и четвертого элементов И-НЕ последующего разряда, а нулевой выход второгодополнительного триггера памяти данного разряда соединен со входами второго и четвертого элементов И-НЕ последующего разряд; Источники информании, принятые во внимание при экспертизе:1. Авторское свидетельство СССР258736, 611 С 19/00, 1968.2. Авторское свидетельство СССР383048, 5 11 С 19/00, 1971,3. Авторское свидетельство СССР402067, б 11 С 19/00, 1972,4, Авторское свидетельство СССР М 258054, 6 11 С 19/00, 1972 ф (прототип).