Устройство для защиты памяти

ОП КСАН Союз СоветскихСоцивлистицескихРеспубликс присоединением зая Гасударственный комитеСовета Министров СССРпо делам изобретенийи открытий(43) Опубликовано 05.01,77, Бюллетень1 (45) Дата опубликования описания 28.02.77(72) Авторы изобретен Ю. Г, Нестеренко и В. П. Супрун 1) Заявител 4) УСТРОЙСТВО ДЛЯ ЗАЩИТЫ ПАМЯТИ защищаемои от разрушения при определенном условии, и область, не защищаемую от разрушения информации при записи, что требует дополнительных затрат, объема запоминающего устройства до полнительного регистра лля за цищаемой области идополнительного блока сравнения.Цель изобретения - упрощение устройства длязащиты памяти.Предлагаемое устройство отличается тем, что О оно содержит дополнительный элемент И, элемент"Запрет" и элементы ИЛИ; входы первого элемента ИЛИ подключены к выходу индикатора и шине доступа к памяти, а выход - к другому входу основного элемента И, выход дополнительного эле-мента И соединен с шиной прерывания, его входы -с выходами основного элемента И и второго элемента ИЛИ, входы которого подключены к шинам записи; один из входов элемента "Запрет соединен с выходом основного элемента И, другой - с шиной О запрета, а выход - с выходной шиной устройтва.На чертеже изображена функциональная схемаустройства.Один вход элемента И 1 соединен с выходомблока сравнения 2, входы которого соединены с 25 выходами регистра адреса 3 и регистра защиты 4. Изобретение о я к запоминающимустройствам.Известны устройства для защиты памяти 11,21.В ряде известных устройств защищаемые зонызапоминающего устройства задаются с помощьюрегистров граничных адресов или с помощью разбиения запоминающего устройства на отдельныеучастки с пометкой данных участков специальнымипризнаками или ключами защиты памяти 11.Эти устройства не эффективны из-за относительно большого количества аппаратурных затрат:требуются два граничных регистра на каждую защищаемую область или наличие специальных элементов для пометки участков запоминающегоустройства,Наиболее близко к предлагаемому устройстводля защиты памяти, содержащее регистр адреса ирегистр защиты, выходы которых подключены ко входам блока сравнения, выход которого соединен с однимиз входов основного элемента И,и индикатор 21.Однако в этом устройстве массив запоминающего устройства разделен на три фиксированные пофункциональному назначению области; область спостоянной защитой информации от разрушенияпри записи, область с полупостоянной защитой,Ваъс,:о:э,. о,:-,. - -.,Между другим входом элемента И 1 и выходом индикатора 5 включен элемент ИЛИ б. Один из его входов подключен к шине доступа к памяти 7. Выход элемента И 1 подключен к сигнальному входу элемента "Запрет" 8 и к первому входу элемента И 9. Запрещающий вход элемента "Запрет" 8 подключен к шине запрета 10, а его выход - к выходной шине 11 устройства. Выход элемента И 9 подключен к шине прерывания 12, а его второй вход - к выходу элемента ИЛИ 13, первый вход которого подключен к шине внутренней записи 14, а второй вход - к шине 15 записи от непосредственного доступа к запоминающему устройству.Работает устройство следующим образом. Зало. минающее устройство разбивается на две области - защищаемую и незащищаемую, причем величина защищаемой области определяется содержимым регистра 4. Блок сравнения 2 сравнивает содержимое регистра 4 с содержимым регистра адреса 3, и при обращении к защищаемой области запоминающего устройства на выходе блока сравнения 2 вырабатывается сигнал, который поступает на элемент И 1.Для разных пользователей запоминающего устройтсва защита его производится по-разному. Для внутреннего обращения к запоминающему устройству от процессора устройство срабатывает при наличии сигнала на выходе индикатора 5, состояние которого настраивается сигналами на его входе. При этом сигнал с индикатора, поступая через элемент ИЛИ б на элемент И 1, разрешает его включение, Сигнал с элемента И 1 через элемент "Запрет" 8 поступает на шину 11 для запрета выработки сигнала записи в запоминающее устройство,Кроме того, сигнал с элемента И 1 поступает на первый вход элемента И 9, откуда на шину прерывания 12 приходит сигнал при наличии сигнала в запоминающее устройство, который, поступая с шины внутренней записи 14 через элемент ИЛИ 13 на второй вход элемента И 9, разрешает его включение. При отсутствии сигнала на выходе индикатора 5 устройство не вырабатывает сигнала запрета и сигнала требования прерывания при записи в область запоминающего устройства, определяемую регистром 4, так как элемент И 1 закрыт по одному из входов. При попытке записи в защищаемую областьзапоминающего устройства при непосредственном доступе элемент И 1 открыт сигналом, поступающим с шины 7 через элемент ИЛИ б, а элемент И 9 открыт по второму входу сигналом, поступаю.щим с шины 15 через элемент ИЛИ 13. При этом вырабатываются сигналы на шинах 11 и 12,При прерывании сигнал запрета записи на ши не 11 не вырабатывается, независимо от состояниявыхода блока сравнения 2, так как на запрещающий вход элемента "Запрет" 8 поступает сигнал с шины запрета 10.Таким образом, защищаемая область запоминающего устройства для различных пользователей представлена по-разному: для внутренних сигналов от процессора - условно защищаемая область, для сигналов непосредственного доступа - безусловно защищаемая область, а для сигналов процессора в режиме прерывания - безусловно незащищаемая область.Формула изобретенияУстройство для защиты памяти, содержащеерегистр адреса и регистр защиты, выходы которыхподключены ко входам блока сравнения, выходкоторого соединен с одним из входов основногоэлемента И, и индикатор, о тли ча ющ ее ся тем,что, с целью упрощения устройства, оно содержитдополнительный элемент И, элемент "Запрет" иэлементы ИЛИ, входы первого элемента ИЛИ подключены к выходу индикатора и шине доступа кпамяти, а выход - к другому входу основногоэлемента И, выход дополнительного элемента Исоединен с шиной прерывания, его входы - свыходами основного элемента И и второго элемента ИЛИ, входы которого подключены к шинам4 О записи, один из входов элемента Запрет соединенс выходом основного элемента И, другой - с шинойзапрета, а выход - с выходной шиной устройства.Источники информации, принятые во вниманиепри экспертизе:45 1, Папернов А. А Логические основы цифровой вычислительной техники, "Сов. радио" М, 1972,стр. 525-527,2. Патент Японии У 49-30578, 97 (7) С 01, 1974.542246 оставитель В. Рудакоехред М. Ликович Редактор Б. Федот Заказ 5992/33 Подписноеа Совета Министров СССР и открытий шская наб., д, 4/5 13035, Москва, Ж - 3 иал ППП "Патент", г. Ужгород, ул, Проектн ПИ Государственного комите по делам изобретени орректор Н. Золотовск