Цифровой коррелятор

Своз Советскик Социалистических Республик(51) М.Кл.з Ст 06 Г 153 ением заявки с прис Государственный комитет 123 орит Совета Министров СССпо делам изобретенийи открытий 3) УДК 681.323;519.2, И, Лени йский, О Мака ской гидрофизический институт АН Украинской С(71) Заявител 54) ЦИФРОВОЙ КОРРЕЛЯТО ягор сового сиго сигнаходом к 25 входом - ппы вхоны с выКажд1 од, тпараллеподаныжения 4 ый блок разложени веньев, последнее из ьные выходы 3 вфта входы регистров ) содержит по оторых имеет исел, которые (блока умнового одкл Изобретение относится к вычислительной технике и предназначено для использования в измерительных информационных и вычислительных системах.Известны корреляторы, содержащие блок согласования, запоминающее устройство, арифметический блок и блок управления 11. Однако в таких корреляторах увеличиваетсч время анализа при увеличении числа определяемых ординат корреляционной функции.Известен также цифровой коррелятор, содержащий блок согласования, блок умножения и блок накапливающих сумматоров 21.Его недостатком является низкая пропускная способность, а ее повышение требует пропорционального увеличения всего оборудования, в том числе блоков умножения, которые наиболее сложны в реализации.Цель изобретения - повышение быстродействия коррелятора. Для этого предлагаемый коррел держит блок разложения кодов пер нала, блок разложения кодов второг ла и блок свертки, подключенный вь блоку накапливающих сумматоров, а к выходу блока умножения, две гру дов которого соответственно соедине ходами блоков разложения кодов п второго сигналов, входы этих блоков чены к соответствующим выходам блока сог. ласования.На фиг, 1 представлена структурная схема предлагаемого коррелятора; на фиг. 2 - временная диаграмма потока информации иа входе устройства.Коррелятор содержит блок согласования 1, блок 2 разложения кодов первого сигнала 1 Х), олок 3 разложения кодов второго сигнала 1 У), олок умножения 4, блок свертки 5 и блок б накапливающих сумматоров.Блок согласования 1 предназначен для приема чисел рядов Х и У и распределения их на входы блоков 2 и 3. Блоки 2 и 3 служат, для специального разложения групп из т чисел ряда Х и 2 т - 1 чисел ряда У и состоят из последовательно соединенных звеньев. Каждое звено содержит блок памяти из параллельных регистров 7 ь 7, и 7, чисел, выходы которых группами параллельно поданы на входы комбинационных сумматоров-вычитателей 8 и последующего звена в блоке 2, а з блоке 3 - на входы комбинационных сумматоров 9 и последующего звена.5 10 15 20 25 Зо 35 ао 45 50 55 Выходы входных регистров 7, блока умножения 4 от чисел разложения ряда Х соединены с первыми входами ячеек умножения 10 блока 4, а от чисел разложения У - со вторыми входами ячеек 10.Выходы блока умножения 4 соединены с входами блока свертки 5, состоящего из последовательно соединенных звеньев, каждое из которых содержит узел памяти из параллельных регистров 7 ь 7, и 7 З, выходы которых группами параллельно соединены с входами комбинационных сумматоров-вычнтателей 8, сумматоров 9 и входами последующего звена. Блок свертки содержит 1 од, т звеньев, т выходов последнего из которых поданы на входы накапливающих сумматоров блока б, На внешние выходы 11 коррелятора поданы старших разрядов накапливающих сумматоров блока б,Элементы временной задержки и вентили, необходимые для перемещения информации между звеньями в блоках, цепи управления и блок управления на чертеже не показаны.Коррелятор реализует специальный алгоритм умножения вектора размерностью Л на матрицу Ганкеля размерностью т х У и деУления произведения на= 1 од,тДостоинством алгоритма является высокое быстродействие и меньшее число операций умножения по сравнению с известными,Коррелятор работает следующим образом.Перед началом работы все регистры памяти обнулены. Из блока согласования 1 на входы первых звеньев блоков разложения 2 и 8 поступают параллельно т чисел ряла Х и 2 т - 1 чисел, ряда У соответственно. Далее работа коррелятора осуществляется по тактам, с каждым из которых происходит параллельный сдвиг информации последовательно через звенья блоков разложения 2 и 3, блока умножения 4 и блока свертки 5,В,каждом звене блока разложенпя 2 происходит формирование трех групп чисел из каждой группы чисел, поступившей на вход звена, причем первая и третья группы образуются разделением входной группы на две половины, а вторая группа образуется вычитанием чисел первой половины из чисел второй половины в блоке комбинационных сумматоров-вычитателей 8.В каждом звене блока разложения 3 происходит формирование трех непересекающихся групп чисел из каждой группы чисел, поступившей на вход звена, причем вторая группа образуется непосредственно из входнои второй подгруппы чисел, а первая и третья группы - путем суммирования чисел перьой и третьей подгрупп с числами второй подгруппы в блоках сумматоров 9.Через 1 од, т тактов информация проходит все звенья блоков разложения 2 и 3 и поступает на ячейки умножения 10 блоков 4, с выходов которых поступает далее в блок свертки 5. В каялом звене блока свертки происходит формирование группы чисел из трех входных групп чисел суммированием чисел первой и второй группи на блоке сумматоров 9 н вычитанием чисел второй группы из чисел третьей группы в блоке сумматоров-вычитателей 8. Через 2+ 21 од, т тактов информация поступает с выхода блока свертки 5,на входы накапливающих сумматоров блока б в виде суммы т частных значений корреляционной функции.Новые группы чисел рядов Х и У подаются на входы блоков 2 и 3 уже,во втором такте,)У как это показано на фиг. 2. Через- +Щ + 2 1 од, т + 2) тактов вычисление заканчивается, при этом т значений корреляционной функции снимаются сстарших разрядов накапливающих сумматоров,Вычисление автокорреляционной функции производится аналогичным образом при вводе в блоки 2 и 3 одного ряда чисел Х. Продолжительность одного такта работы коррелятора равна максимальному времени прохождения информации через звено разложения, умно. жения или свертки. Формула изобретенияЦифровой коррелятор, содержащий блок согласования, блок умножения и блок накапливающих сумматоров, отл и ч а ю щи йс я тем, что, с целью повышения быстродействия, коррелятор содержит блок разложения кодов первого сигнала, блок разложения кодов второго сигнала и блок свертки, подключенный выходом к блоку накапливающих сумматоров, а входом - к выходу блока умножения, две группы входов которого соответственно соединены с выходами блоков разложения кодов первого и второго сигналов, входы этих блоков подключены к соответствующим выходам блока согласования.Источники информации, принятые во внимание при экспертизе:1, Мирский Г. Ч. Аппаратурное определение характеристик случайных процессов. Энергия, М 1972,2, Грибанов Ю. И., Веселова Г. П., Андреев В. Н. Автоматические цифровые корреля. торы. Энергия, М., 1972, стр. 148 (прототип).