Устройство контроля интегральных схем

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АТОРМЮ ВИДЕТЛСТВЮ Союз СоветскихСоциалистическихРеспубликт за с присоедине (23) Приорите (43) Опублик (45) Дата оп асударственный иоиитеСовета Министров СССРпо делам изооретеиийи открытий ано 25,10,76,Бюллетень М Э ликования описании 16.02.77 3) У ДК 62 1. 317 (088,8)(71) Заяви 4) УСТРОЙСТВО КОНТРОЛЯ ИНТЕГРАЛЬНЫХСХЕМ стемах конто динами озможс фсовпревы пампам Изобретение относится к области вычислительной техники и может быть использовано в автоматизированных си роля интегральных схем (ИС) ческой логикой.Известны устройства контроля логических ИС, содержащие генератор импульсов, счетчик дишифратор, блок элементов совпа пения 13 Однако такие устройства не обес печивают контроля ИС с "совмещенными" выводами в динамическом режиме, которые в один из тактов питания являются входами, а в другой такт - выходами. Известна также система автоматического, контроля больших интегральных схем, которая содержит блок управления, блок памяти, амплитудный дискриминатор, соединенный с элементом ИЛИ 1,21.Однако известные устройства контроля 2 интегральных схем не обеспечивают быстрой перекоммутации "совмещенныхф выводов ИС с низкоомных выходов блока памяти на высокоомные входы амплитудных дискрими наторов и не позволяют производить конт роль таких ИС с частотой, нревышаюшейчастоту обращения к блоку памяти,Цель изобретения - расширить функциональные возможности устройства.Это достигается тем, что в устройствоконтроля интегральных схелл, содержащееблок управления, блок памяти и амплитудный дискриминатор, соединенный с элементом ИЛИ, введены две пары ключей входных цепей и ожидаемых выходных тестов,которые информационными входами подключены к выходам блока памяти, а управляющими входами - к выходам блока управления, причем выходы ключей входных цепейподключены к зажимам объекта контроля (ИСи информационным входам амплитудного дискриминатора, вход сравнения которого подюпочен к выходам ключей ожидаемыхвыходныхтестов, а разрешающий вход амплитудногодискриминатора соединен с входом блокауправления. Такое устроиство обеспечивает ность контроля интегральных схем мешенными" выходами с частотой шаюшей частоту обращения к блокув результате быстрой перекоммутации выводов объекта с низкоомных выходов блокапамяти на высокоомные входы амплитудных дискриминаторов,На чертеже представлена структурная 5электрическая схема устройства контроляИС для одного вывода объекта контроля,Зажимы объекта контроля 1 подключены к высокоомному входу амплитудногодискриминатора 2 и через транзисторныеключи 3 и 4 входных цепей - к выходам разных разрядов блока памяти 5 хранения тестовых комбинаций. Управляющие входы транзисторных ключей 3 и 4 подключены к соответствуюшим выходам блока управления.6,15соответствующие выходы которого подключены к управляюшим входам транзисторныхключей 7 и 8 ожидаемых выходных тестови к разрешающему входу амплитудного диск 20риминатора 2. Ключи 7 и 8 включены между соответствуюшими выходами блока памяти и входом сравнения амплитудного дискриминатора, Выход амплитудного дискриминатора 2 соединен с входом элемента ИЛИ. 9,25Входные воздействия, выделяемые блоком памяти 5, поступают на клеммы объекта контроля 1 только в моменты времени,определяемые импульсами, поступающимина управляющие входы транзисторных ключей 3 и 4 с выхода блока управления 6,вырабатывающего стробируюшкэ импульсы.Причем частота смены входной информации,поступающей на соответствуюшую клеммуобъекта контроля, может превышать максимальную частоту выдачи информации блокомпамяти 5,За один цикл выдачи информации блокомпамяти 5 на клемме объекта контроля происходит двойная смена входной информации.Входная информация, поступающая на клемму объекта контроля 1, одновременно поступает и на вход амплитудного дискриминатора 2. Однако срабатывания амплитудного дискриминатора не происходит,так как 45блок управления 6 при этом не выдает наамплитудный дискриминатор 2 разрешающего импульса (стробирование по выходу).Стробируюший импульс на амплитудный дискриминатор 2 подается в такт, при кото ром на клемме объекта контроля 1 появляется выходной сигнал. Транзисторные ключи 3 и 4 при этом закрыты, и выходнойсигнал не шунтируется низкоомными выходами блока памяти 5.Выходной сигнал с клеммы объекта контроля 1 поступает на вход дискриминатора2 одновременно с разрешающим импульсомблока управления 6, подаюшего импульсна амплитудный дискриминатор 2. В тотже момент времени блок управления 6открывает один из транзисторных ключей7, 8 ожидаемых выходных тестов, разрешающих прохождение информации с выхода блока памяти, которая должна соответствовать выходным сигналам объекта контроля в данный момент времени при правильно работаюшем объекте контроля 1( ожидаемые тестовые комбинации). Амплитудный дискриминатор 2 фиксирует амплитуду выходного сигнала объекта контролясравнивает ее с ожидаемой информацией,выдаваемой блоком памяти 5 через ключи7, 8, и при несовпадении сигналов выдает сигнал ошибки на вход элемента ИЛИ,на выходе которого при этом появляетсясигнал о наличии брака,Формула изобретенияУстройство контроля интегральных схем,содержащее блок управления, блок памятии амплитудный дискриминатор, соединенныйс элементом ИЛИ, отличаю шеесятем, что, с целью расширения функциональных возможностей, в него введены две пары ключей входных цепей и ожидаемыхвыходных гестов, которые информационнымивходами подключены к выходам блока памяти, а управляющими входами - к выходам блока управления, причем выходы ключей входных цепей подключены к зажимамобъекта контроля и информационным входамамплитудного дискриминатора, вход сравнения которого подключен к выходам ключейожидаемых выходных тестов, а разрешающий вход амплитудного дискриминатора соединен с выходом блока управления,532830 Тираж 1029 Подпи рственного комитета Советапо делам изобретений и от осква, Ж, Раушская наб.,аз 5451/208 ПНИИПИ Госуд ноеинистровкрытийд. 4/5 ССР 113035,ПП "Патентф, г. Ужгород, ул. Проектная Составитель Е. Березовктор О, Стенина Техред О. Луговая Корректор С. Шекмар