Формирователь задержки

БАТЕНТ 110 ОписАниКЗОБРЕТЕНИЯ ц 52869 иалистическнхРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ительное к авт. свид-ву 1) М, Кл,". Н ОЗК 5/13Н 01 Н 47/18(22) Зая но 04,1 74 (21) 2081580/2 ием заявкиисоеди Государственный комнт 23) П те Совета Министров СССРле делам наобретеннй(088.8) юллетеньпубликовано 15. тнрытн икования описания 08.09.7 Дата о 72) Автор В. Феррони зобретения(54) ФОРМИРОВАТЕЛЬ РЖКИ ой и потенциальной атор, первый и втонены соответственно денсатора и низко- делителя нап яжек радиотехнике устройствах им Изобретение относитсяи может быть использовано впульсной техники.Известен формирователь задержки, содержащий входной каскад, компаратор, делитель напряжения, времязадающую цепь, времязадающий конденсатор, генератор и реле. Недостатком этого формирователя является ограниченная частотная возможность 1.Известен также формирователь задержки, содержащий усилитель, компаратор, делитель напряжения, времязадающую цепь, конденсатор, разрядную цепь и генератор. Этот формирователь имеет несколько более высокую температурную стабильность, но чувствителен к изменениям питающего напряжения 2.Наиболее близким техническим решением к данному изобретению является формирователь задержки, содержащий времязадающую цепь, состоящую из транзистора, включенного по схеме с общим эмиттером, разрядного и зарядного резисторов, первые выводы которых соединены с коллектором транзистора, второй вывод разрядного резистора соединен с шиной нулевого потенциала и первой обкладкой времязадающего конденсатора, а вторая обкладка конденсатора соединена со вторым выводом зарядного резистора, делитель напряжения на резисторах с низкопотенциальным и высокопотенциальным выходами,включенныи между нулевшинами питания и компаррой входы которого соедисо второй обкладкой кон5 потенциальным выходом рния 3.Недостатком этого формирователя задержки является сравнительно невысокие точность и стабильность формируемой задержки и 10 большое время восстановления.Цель изобретения - повышение точности истабильности формируемой задержки и уменьшение времени восстановления.Для этого в предлагаемый формирователь 15 задержки введен усилитель постоянного токас дифференциальным входом, прямой и инверсный входы которого соединены соответственно с вы сокопотенци альп ым выходом делителя напряжения и второй обкладкой кон денсатора, а выход подключен к базе транзистора времязадающей цепи.На чертеже приведена функциональнаяэлектрическая схема предлагаемого формирователя задержки.25 Формирователь задержки содержит времязадающую цепь, состоящую из транзистора 1 включенного по схеме с общим эмиттером, разрядного и зарядного резисторов 2 и 3 соответственно, первые выводы которых соеди иены с коллектором транзистора 1. Второй5 10 15 20 25 Зо 35 40 45 50 55 60 65 вывод разрядного резистора 2 соединен с шиной 4 нулевого потенциала и первой обкладкой времязадающего конденсатора 5. Вторая обкладка конденсатора 5 соединена со вторым выводом зарядного резистора 3. Между шиной 4 нулевого потенциала и потенциальной шиной 6 питания включен делитель напряжения на резисторах 7 - 9. Делитель напряжения имеет низкопотенциальный и высокопотенциальный выходы 10 и 11 соответственно, Первый и второй входы компаратора 12 соединены соответственно со второй обкладкой конденсатора 5 и низкопотенциальным выходом 10 делителя напряжения.Прямой и инверсный входы усилителя 13 постоянного тока соединены соответственно с высокопотенциальным выходом 11 делителя напряжения и второй обкладкой конденсатора 5, а выход усилителя 13 постоянного тока подключен к базе транзистора 1 времязадающей цепи.Формирователь задержки работает следующим образом.При отсутствии входного сигнала, в момент включения питания, напряжение на конденсаторе 5, а следовательно, напряжения на первом входе компаратора 12 и инверсном входе усилителя 13 равны нулю. Напряжения на втором входе компаратора 12 и прямом входе усилителя 13 равны соответственно напряжениям низкопотенциального и высокопотенциального выходов делителя напряжения, Компаратор 12 формирует на своем выходе сигнал, а на выходе усилителя 13 появляется напряжение, величина которого соответствует уровню ограничения его выходного напряжения. Ток, протекающий по цепи: выход усилителя 13, резистор 14, переход база-эмиттер транзистора 1, потенциальная шина 6 источника питания, открывает и насыщает транзистор 1, начинается стадия восстановления.При этом конденсатор 5 заряжается по цепи; потенциальная шина 6 источника питания, открытый транзистор 1, зарядный резистор 3, шина 4 нулевого потенциала.По достижении напряжения на конденсаторе 5 значения напряжения низкопотенциального выхода делителя напряжения, компаратор 12 срабатывает, и сигнал на его выходе 15 отключается.При дальнейшем увеличении напряжения на конденсаторе 5 выходное напряжение на выходе усилителя 13, а следовательно, и ток базы транзистора 1 начинают уменьшаться.Транзистор 1 из насыщения переходит в активный режим работы и с этого момента конденсатор 5 продолжает заряжаться частью коллекторного тока транзистора 1, протекающей через резистор 3 и конденсатор 5. Коллекторный ток транзистора 1 становится постоянным.По достижении напряжения на конденсаторе 5 значения близкого к величине напряжения на высокопотенциальном входе делителя напряжения (в пределе равного этому напряжению при бесконечно большом коэффициенте усиления усилителя 13), стадия восстановления заканчивается (стадия заряда конденсатора 5), и схема переходит в установившееся ждущее состояние, при котором сигнал н а выходе 15 ком пар атор а 12 отсутствует. Формирователь готов к формированию задержки,Входной сигнал подается на вход 16, с которого поступает на базу транзистора 1. На время, равное длительности входного сигнала, транзистор 1 закрывается, и начинается ста дия формирования задержки. При этом конденсатор 5, заряженный во время стадии восстановления, с момента поступления на вход 16 входного сигнала начинает разряжаться через последовательно соединенные резисторы 2 и 3, стремясь разрядиться до нуля.В момент, когда напряжение на конденсаторе 5 достигнет значения, равного напряжению низкопотенциального выхода делителя напряжения, на выходе 15 компаратора 12 появится сигнал, и стадия формирования задержки заканчивается. Формула изобретения Формирователь задержки, содержащий времязадающую цепь, состоящую из транзистора, включенного по схеме с общим эмиттером, разрядного и зарядного резисторов, первые выводы которых соединены с коллектором транзистора, второй вывод разрядного резистора соединен с шиной нулевого потенциала и первой обкладкой времязадающего конденсатора, а вторая обкладка конденсатора соединена со вторым выводом зарядного резистора, делитель напряжения на резисторах с низкопотенциальным и высокопотенциальным выходами, включенный между нулевой и потенциальной шинами питания, и компаратор, первый и второй входы которого соединены соответственно со второй обкладкой конденсатора и низкопотенциальным выходом делителя напряжения, о тл ич а ю щи й ся тем, что, с целью повышения точности и стабильности формируемой задержки и уменьшения времени восстановления, в него введен усилитель постоянного тока с дифференциальным входом, прямой и инверсный входы которого соединены соответственно с высокопотенциальным выходом делителя напряжения и второй обкладкой конденсатора, а выход подключен к базе транзистора времязадающей цепи. Источники информации, принятые во внимание при экспертизе: 1. 3. П. Важенина, Интегральные таймеры и их применение, Сов, радио, М., 1971 г., стр. 4 - 6. (аналог).528697 оставитель Ю. Еркин Техред Е. Подурушина Корректор А. Дзесова аменск дакт аказ 1964/14 Изд. Мо 1587 ЦНИИПИ Государственного коми по делам изобрете 113035, Москва, Ж, РТираж 1029тета Совета Министров ССий и открытийаушская наб., д. 4/5 дписно Типография, пр. Сапунова,2. Кислингер Импульсный генератор, устойчивый к изменению температуры и напряжения питания, Электроника,11, 1968 г., стр. 16 - 17 (аналог). 3. Маттера Интегральный генератор, устойчивый к изменению температуры и напряжения питания, Электроника, 1973 г., Мз 13, стр. 85 - 87, рис. 1 - 3 (прототип).