Устройство для контроля передачи информации

Союз Советских Социалистических Республик(51) Ч. Кл.оО 06 Г 13/06 0 06 Р,11/00 а я в лен о 13.03, 75 соединением заявк сударствеииый иомитеавета Министров СССРпо делаи изооретенийи открытий 3) Приорит(71) Заявител УСТРОЙСТВО ДЛЯ ИНФОПЕРЕДАЧ ОНТР АЦИ ласти вычи ыть использоинформациинакопителя основную и ржашее блатв и блоки памят 1 О ием я шеамит пали двуф, перодами й пам единичртымходом 25 61) Дополнительное к ав Изобретение относится к о лительной техники и может б вано для контроля 1 передачи 1 частности, из внешней памяти на магнитной ленте (НМЛ) в мять БВМ,Известно ус йс е управления, узе д Наиболее близким техническим рек предложенному является устройствоконтроля передачи информации содержблок внешней памяти, блок основнойблок управления, триггер сбоя, узелкодов, счетчик прогонов, соединенныйсторонней связью с блоком упрввленивый, второй и третий выходы которогдинены соответственно с первыми вхблока основной памяти, блока внешнети и нулевым входом триггера сбоя,ный вход которого соединен с выходоанализа кодов, первый и второй входырого соединены соответственно с четвыходом блока управления и первым. бюро вычислительной техники Рязанскоического института блока основной памяти, второй выход которого соединен с выходом устройства 2),Основными недостатками этого устройстваявляются большое количество каналов и элементов, а также необходимость реэервироввния самих источников информации, Помимоэтого задача резервирования каждого каналапри передаче сообщений от устройства внешней памяти на НМЛ сводится к синхронномуи синфаэному воспроизведению информациинескольких НМЛ, что в настоящее время технически не реализуемо,Бель изобретения - повышение надежностиустройства для контроля передачи информацииДля этого в предложенное устройство введены узел выдачи прямого и обратного кодов,регистр маски блока основной памяти, узелбуферной памяти и узел поразрядного опроса,вход которого соединен с пятым выходомблока управления, а выход - с первым входом узла буферной памяти, второй вход которого соединен с шестым выходом блокауправления, а выход - с третьим входом узла анализа кодов, выход которого соединенс третьим входом узла буферной памяти ивходом регистра маски блока основной па- формация также поступает в обратном коде, м яти, выход которого соединен со вторым но в узле 6 осушествляется анализ только входом блока основной,па:,яти,третий вход тех разрядов, где произршло совпадение пря. которого соединен с четвертым входом уз- мых и обратных кодов. Если сумма по модула анализа кодов и выходом узла выдача 5 лю два цифр прямого кода,хранящегося в ячейпрямого и обратного кодов, первый и второй ке блока 2 основной памяти, и обратного ко-, входы которого соединены с седьмым выхо да, поступившего в устройство в третьем про дом блока управления и выходом блока внеш гоне равна единице, значение цифры данного1ней памяти соответственно, разряда остается без изменения, а в соотНа чертеже представлена структурная р ветствуюших разрядах ячейки узла 3 буфер.Фсхема устройства для контроля передачи ной памяти эаписывается 1 нуль, Если же имеимформац. 1,. ются разряды, в которых сумма по модулю. Устройство содержит ,блок 1 внешней два кодов равна нулю, в счетчик 10 прогопамяти, блок 2 основной памя и, узел 3 нов добавляется единица и осушествляетсябуферной памяти, узел 4 поразрядного оп- ц четвертый прогон носителя блока 1 внешней роса, узел 5 выдачи прямого и обратного памяти, Узел 5 выдачи прямого и обратного кодов, узел 6 анализа кодов, регистр 7 кодов выдает примой код, который в узле 6 маски блока 2 основной памяти, блок 8 уп- анализа кодов суммируется по модулю два равления, триггер 9 сбоя, счетчик 10 про- с кодом, храняшимся в ячейке блока 2 осгонов. Блок 1 внешней памяти имеет вход 20 новной памяти, в тех разрядах, значения ко для записи данных. Блок 2 основной торых в соответствующей ячейке узла 3 бупамяти имеет по выходу 12 связь с число- ферной памяти равны 1. Йля этого из ячейвой магистралью. ки узла 3 буферной памяти в. регистр 7 масНа вход 11 блока 1 внешней памяти по- ки блока. основной памяти переписывается ступает информация, регистрируемая на но код, который (маскирует те разряды, в ко.- сителе. Для передачи информации из блока 1 торых значение кода маски равно нулю. Если внешней памяти в ПВМ блок 8 управления эта сумма равна нулю, в данный разряд за- выдает в блок 1 внешней памяти команду писывается значение кода, поступившего в .чтения, устанавливая одновременно в нуль четвертом прогоне. В противном случае этот триггер 9,сбоя и счетчик 10 прогонов, а 30 канал считается неисправным,в узел 5 выдается сигнал разрешения вы- Такое устройство позволяет исправлять дачи прямого кода, случайные ошибки, возникаюшие при передаДанные с выходов узла 5 записываются чи в каналах, и обнаруживать неисправныев блок 2 основной памяти по адресу, сфор- каналы без резервирования каналов и источмированному блоком 8. После записи всего Зб ников информации, что значительно снижает массива в блок 2 основной памяти снимает- расходы на аппаратурные затраты, .ся сигнал разрешения выдачи прямого кодас входа узда 5 в счетчик 10 прогонов добавляется "единица, а носитель блока. 1 Формула изобретения внешней памяти переводится к началу мас 40сива, При повторном прогоне блок 8 выда- Устройство для контроля передачи инфорет на вход узла 5 сигнал разрешения выдачи, мации, содержашее блок внешней памяти, обратного кода. Обратный код с выходов уз- блок основнойпамяти, блокуправления,триггер ла 5 поступает в узел 6 анализа кодов. Од сбоя, узел анализакодов,счетчикпрогонов,соеновременно из ячейки блока 2 основной па б диненныйдвустороннейсвяэьюсблокомуправмяти, адрес которой соответствует прямому ления, первый, второй и третий выходы которопо коду анализируемого числа, на вход узла 6 соединены , соответственно с первыми входами подается прямой код ипроизводится сумми- блока основной памяти, блока внешней памярование по модулю два, Если во всем мас- ти и нулевым входом триггера сбоя, единичсиве нет ни одного разряда, где совпали бы ф 0 ный вход которого соединен с выходом узла прямые и обратные коды, информация в бло- анализа кодов, первый и второй входы которс ке 2 основной памяти считается достоверной рого соединены соответственно с четвертым и устройство переходит к передаче следу выходомблокауправленияипервымвыходом шего массива. В противном случае в ячейку блока основнойпамяти, второй выход которого узла 3 буферной памяти, соответствующейЯсоединенсвыходомустройства, о т л и,ч аданной ячейке блока 2 основной памяти за- ю ш е е с я тем, что, с целью повышения писывается код с выходовузла 6, а триг- надежности, в него введены узел выдачи гер 9 сбоя устанавливается в единицу, Одно- прямого и обратного кодов, регистр маски временно в счетчик 10 прогонов добавляемся блока основной памяти, узел буферной памяединица и осуществляется третий прогон, Ин- ти, узел поразрядного опроса, вход которого60525952 Составитель А. Горностаеведактор Е, Кравцова Техред, Г, Родак Корректор П Борин 25/486 Тираж 864 БНИИПИ Государственного комитета по делам изобретений и 113035, Москва, Ж 35, РаушПодписноеСовета Министров СССРоткрытийская наб д. 4/5 Филиал ППП Патент", г, Ужгород, ул.Проектная соединен с пятым выходом блока управления, а выход - с первым входом узла буферной памяти, второй вход которого соедййенс шестым выходом блока управления, а выход - с третьим входом узла анализа кодов,выход которого соединен с третьим входомузла буферной памяти и входом регистрамаски блока основной памяти, выход которого соединен со вторым входом блока основной памяти, третий вход которого соеди Онен с четвертым входом узла анализа кодов и выходом узла выдачи пря. ого и обратногокодов, первый и второй входы которого соединены с седьмым выходом блока управления и выходом блока внешней памяти соответственно,Источники информадии, принятые во внимание при экспертизе;1, Авторское свидетельство СССР401989 М. Кл. 6063/00 10,12,71,2. Авторское свидетельство СССР424149 М, Кл. 306 Р 9/20 12,06.72