Устройство для контроля матриц памяти
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 524227
Авторы: Голоборщенко, Леневич, Силуянов
Текст
О П И С А Н И Е (и)524227ИЗОБРЕТЕН ИЯ Союз СоветскихСоциалистицескихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУприсоединением за сударственныи комитетоввта Министров СССРпо делам изобретенийи открытий 23) Приоритет З) УДК 681 327 17(45) Дата опубликования 72) Авторы изобретен илуянов и А. В, Лене В.С,Го енко, Б(71) Заявител УСТРОЙСТВО ДЛЯ КОНТРОЛЯ РИЦ ПАМ Изобретение относится к ЗУ и может быть использовано при изготовлении и контроле матриц оперативной памяти.Известны устройства для контроля матриц памяти 1,1, 2, 31.5Одно из них содержит двухкоординатный самописец в качестве регистрирующего прибора 1Это устройство позволяет получить лишь границу области работоспособности, не давая никаких сведений о непосредсг-щ венно прилегающих к ней участках области неработоспособности.Другое известное устройство для контроля матриц памяти содержит электроуправляемую пишущую машинку 2, Однако быстро действие такого устройства недостаточно, а функциональные возможности блока печати использованы неполностью,Наиболее близким техническим решением к данному изобретению является устройство О для контроля матриц памяти, содержащее генераторы ступенчатых напряжений, блок печати, блок управления печатью, блок выявления сбоев, элемент фИ", триггер и блок управления 21.25 Малая скорость работы этого устройства обусловлена тем, что в нем не осуществляется возврат каретки блока печати за областью неидентичности запоминающих элементов матрицы, Областью неидентичности запоминающих элементов матрицы считается часть области неработоспособности, в каждой точке которой число сбоев не превышает числа запоминающих элементов, под лежащих возможной замене. Целью изобретения является устранение этого недостатка, т.е. повышение быстродействия устройства.Поставленная цель достигается тем, что предложенное устройство содержит счетчик и дешифратор, выходы которого подключены ко вторым входам элемента "И" и триггера а вход - к входу блока управления печатью и выходу счетчика, вход которого подключен к выходу блока выявления сбоев,Это позволяет печатать область неработоспособности знаками, соответствующими числу сбоев, определять ширину области неидентичности запоминающих элементовматрицы и осущесгвлять возврат кареткиблока печати каждый раз, когда в обласгинерабогоспособносги число сбоев, возрастая,превышает число запоминающих элементов,подлежащих возможной замене, 5На чертеже изображена структурная схема усгройсгва.Устройство содержит генераторы ступенчатых напряжений 1 и 2, блок 3 управления печатью, блок печати 4, блок 5 выявления сбоев, блок управления 6, триггер 7,элемент "И" 8, контролируемую матрицу 9,счетчик 10 для подсчета числа сбоев и дешифратор 11,Выход генератора 1 подключен ко входу генератора 2. Одни выходы генераторов соединены через. блок управления со входамиблока выявления сбоев непосредсгвенно ичерез конгролируемую матрицу, другие -через блок управления печатью - со входомблока печати. Другой выход блока управления соединен с первым входом триггера,выход которого подключен к первому входуэлемента "И", а его выход соединен с блоком управления печатью и входом генератора 1. Выход блока выявления сбоев черезсчетчик связан с блоком управления печатью и дешифратором, один выход когорогосоединен со вторым входом триггера, а другой - со вторым зходом элеменга фИ".Устройство рабогает следующим образом.Блок управления 6 выдает по программеодин или несколько циклов "запись-считывание" информации по всем адресам конгролируемой матрицы 9, Записываемая и считываемая информации сравниваются в блокевыявления сбоев 5,При совпадении записанной и считаннойинформации на выходе блока выявления сбоев появляется сигнал когорый подается через счетчик на блок управления печатью, иблок печати огпечатает знак, например,определяющий рабогоспособносгь проверяемой матрицы, Эгот сигнал через дешифратор посгупает и на триггер 7, который устанавливается в единичное состояние. При несовпадении записанной и считанной информации на выходе блока выявления сбоев появляются сигналы, когорые подсчитываются счетчиком и посгупаюг на вход дешифратора и в блок управления печатью, а оттуда на блок печати. В случае, когда на вход дешифратора поступает сигнал знака, определяющий число сбоев, большее чем число элементов, подлежащих возможной замене в этой магрице, сигнал с выхода дешифратора поступает через элемент "И", где на входе уже присугствует разрешающий уро вень с выхода триггера, на вход "установка в нуль" генератора 1 и устанавливаетего в исходное (нулевое) сосгояние. Поступая также на вход генератора 2, этот сигнал изменяет его состояние на +1. Крометого, поступая на вход блока управленияпечатью, этог сигнал осушесгвляет возвраткаретки блока печати в исходное положениеследующей строки. В результате огпечатывается обласгь работоспособности с прилегающей зоной неидентичносги, ограниченнаязнаками, которые определяются числом сбоев, большим чем число элементов, подлежащих замене. Остальные знаки, определяющиенеработоспособность проверяемой матрицы,на печать не выводятся,По сравнению с известным устройством131 в предложенном усгройсгве теоретически вдвое повышено быстродействие в случае,когда один или несколько запоминающих элементов, число которых не превышает числаэлементов, подлежащих возможной замене,полносгью неисправны, и на 30-40% повышено быстродействие в случае, когда одинили несколько запоминающих элементов, число которых не превышает числа элементов,подлежащих возможной замене, неидентичны,т,е, обладают худшими параметрами по сравнению с параметрами основной массы запоминающих элементов матрицы,Формула изобретенияУстройство для конгроля матриц памяти,содержащее генераторы ступенчатых напряжений, выходы одного из когорых соединены соогветственно со входами другого генератора и блока управления печатью, авходы обоих генераторов соединены с выходом элеменга "И", к первому входу когорого подключен выход триггера, первый входкоторого соединен с выходом блока управления, и блок выявления сбоев, о т л и ч а -ю ш е е с я тем, что, с целью повышениябыстродействия усгройства, оно содержитсчегчик и дешифратор, выходы которого подключены ко вторым входам элемента фИ" итриггера, а вход - ко входу блока управления печатью и выходу счетчика, вход которого подключен к выходу блока выявлениясбоев,Источники, принятые во внимание приэкспертизе;1, Электроника, 1966,45, стр, 41,2, Авт,св,242969, М кл. З 11 С29/00, 1968,3. Авт.св,464019, М, кл. Ь 11 С29/ОО, 1972,824227 А. ГрийенА о 4910/399 Тираж 723 По ЦНИИПИ Государственного комитета Советапо делам изобретений и открыт113035, Москва, Ж, Раушская на дписноеМинистров СССР и д илиал ППП фПатент", г. Ужгород, ул, Проектная, 4 Составитель В. Ф. Рудаковдактор Л. Утехина Техред А. Богдан Корректор
СмотретьЗаявка
2112673, 11.03.1975
ПРЕДПРИЯТИЕ ПЯ А-3327
ГОЛОБОРЩЕНКО ВИТАЛИЙ СЕМЕНОВИЧ, СИЛУЯНОВ БОРИС МИХАЙЛОВИЧ, ЛЕНЕВИЧ АЛЕКСАНДР ВЛАДИМИРОВИЧ
МПК / Метки
МПК: G11C 29/00
Опубликовано: 05.08.1976
Код ссылки
<a href="https://patents.su/3-524227-ustrojjstvo-dlya-kontrolya-matric-pamyati.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для контроля матриц памяти</a>
Предыдущий патент: Ассоциативное запоминающее устройство
Следующий патент: Пульт с откидной частью
Случайный патент: Инкубатор