Устройство для определения параметра условного математического ожидания

ОП ИСАНИЕИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик5 осудврствеииыи комитеСовете Мииистров СССРпо делам изеоретенийи открытий 23) Приорите ковано 05,07,76.бюллетень25 публикования описания 20.09:76 3) Опуб(54 ОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ПАРАМЕТРА УСЛОВНО МАТЕМАТИЧЕСКОГО ОЖИДАНИЯ ства, а выход - со вторыми входами блокаэлементов И" и временного селектораОднако это устройство не позволяет определять более тонкую характеристику уск ловного случайного процесса - параметр условного математического ожидания, прикотором условное математическое ожиданиестановится равным заданному значению,Определение параметра условного, матема- О тического ожидания простым перебором значений параметра с вычислением условного,математического ожидания на каждом шаге,перебора получается очень длительным.Целью изобретения является повышениебыстродействия устройства.Эта цель, достигается тем, что предло 1женное устройство дополнительно содержитсумматор, выход которого соединен с выходом устройства и со вторым входом пер,вого блока сравнения умножитель, выход1 которого соединен с первым входом сумматора, генератор сигналов, выход которого соединен с первым входом умножителя,и второй блок сравнения, первый вход которого соединен с выходом аналого-цифроИзобретение относится циализированных средств измерительной техники и пользовано в системах ав равления и контроля. ласти спе ычислительно ожет быть ис атического упИзвестно устройство для определения условного математического ожидания, содержашее блок элементов И", первый вход которого подключен к первому входу устройства, аналого-цифровой, преобразователь, первый вход которого соединен с выходом блока элементов "И", временной селектор, первый вход которого подключен ко второму входу устройства, первый блок сравне-ния, первый вход которого соединен с выходом временного селектора, а выход со вторым входом аналого-цифрового преобразователя, блок управления, вход которого соединен с выходом первого блока сравне ния, делитель частоты, вход которого со.единен с первым выходом блока управления триггер, единичный вход которого соединен с выходом делителя частоты, нулевой через выключатель с третьим входом устрой.вого преобразователя, второй - с четвертым входом устоойства, а выход - со вторым входом умножителя. Второй, третий,четвертый и пятый выходы блока управления соединены с третьим входом второгоблока сравнения, входом генератора сигналов, третьим входом умножителя и вторымвходом сумматора соответственно,функциональная схема устройства приведена на чертеже. РУстройство содержит блок формирования условного случайного процесса, вкпючаюший в себя блок 1 эпементов "И", пер вый вход которого подключен к первому входу устройства, анапого-цифровой преоб разователь 2, первый вход которого соединен с выходом блока 1 элементов фИ", вре-. менной селектор 3, первый вход которого подключен ко второму входу устройства, первый блок сравнения 4, первый вход которого соединен с выходом временного се-, лектора 3; Выход первого блока сравнения 4 соединен со вторым входом преобразоватепя 2.Управляет работой всего устройствауст-; ройство управления, содержащее блок 5 управления, вход которого соединен с вы-, ходом блока сравнения 4, делитель частоты 6, делящий на 11 , вход которого соединен с первым выходом блока 5 управ- пения, триггер 7, единичный вход которого соединен с выходом делитепя частоты 6 нулевой через выключатель 8 - с третьим входом устройства, а выход - со вторыми (управляющими) входами блока элементов "И" 1 и временного селектора 3.Сумматор 9 соединен с выходом устройства и со вторым входом бпока сравнения 4, Выход умножителя 10 соединен с первым входом сумматора 9, а выход генератора сигналов 11 соединен с первым входом умножителя 10. Первый вход второго блока сравнения 12 соединен с выходом преобразователя 2, второй вход - с четвертым входом устройства, а выход - со 1 вторым входом умножителя 10. Второй, третий, четвертый и пятый выходы блока управления 5 соединены с третьим входом второго блока сравнения 12, входом генератора сигналов 11, третьим входОм умно- жителя 10 и вторым входом сумматора 9 соответственно.Принцип работы устройства заключается в последовательном подборе (поиске шагами, соотносящимися как члены расходящегося ряда) того значениями параметра условного математического ожидания, при котором последнее становится равным задмшому значению.Райэтает устройство спедующим образом,На входыфХ и 1 Т устройства подаются случайные процессы уи х (1) соответственно, а на втором входе первого блока сравнения 4 установлен опорный сигнал Х (первде значение искомого параметра усповного математического ожидания).По команде с кнопочного выкпючатепя 8 на триггер 7 начинается первый цикл работы устройства - поиск искомого значения параметра условного математического ожидания. цикл состоит иэ формирования условного случайного процесса /Х, сравнения его с заданным значением А и формирования х(второго значения искомого параметра условного математического ожидания). Триггер 7 перебрасывается и отпирает блок 1 элементов "И" и временной селектор 3, Таким образом, блок формирования условного случайного процесса начинает формировать первое значение успОвного случайного процесса. В мо- . мент равенства случайного процесса Х (1) значение Х с первого блока сравнения 4 выдается команда на преобразование в анапого-цифровой преобразователь 2 и синхрониэирующий импульс в блок 5 управления и далее на делитель частоты 6. С выхода преобразователя 2 перваяреализация условного случайного процессапоступает на второй блок сравнения 12,где сравнивается с заданным значением А, .Разностный сигнап с выхода блока сравнения 12 подается на умножитель 10 вкачестве одного из сомножителей, Вторымсомножителем служит первое значение сигнала с генератора сигналов 11. Произведение подается на сумматор 9 с 1 преобразователем, где формируется второе значение искомого параметра усповного математического ожидания, На этом первый циклпоиска параметра условного математического ожидания заканчивается.Последоватепьная работа в цикле второго бпока сравнения 12, генератора сигналов 11, умножителя 10 и сумматора 9с преобразователем обеспечивается последовательными командами с бпока управления 5,В поспедующих циклах поиска генераторсигналов 11" выдает ступеньки, соотносящиеся как члены расходящегося ряда типак/и, где и - номер очередного цикла (ша-,га поиска). Этим обеспечивается сходимость поиска, Число циклов(шагов поиска) "спределяется, исходя из требуемой точностии коэффициентом деления делителя частоты 6, который является счетчиком цикпов,По приходе требуемого чиспа синхронизирующих импульсов делитель частоты 6 выдает импульс на триггер 7, перебрасыва-о20596 тавитель А. Карасевхред М, Ликович " Корректор,Т, Кравченк едактор Л. Тираж 863 Подписноарственного комитета Совета Министропо делам изобретений и открытийМосква, Ж, Раушская набд 4/5 аказ 2921 ЦНИИП 13035 илиал ППП "Патентф, г, Ужгород, уп. Проектная,65 ет его и запирает устройство по первому и второму входам.Найденное в результате й шагов поиска значение искомого параметра условного ма:тематического ожидания снимается с выхода устройства.Бпок сравнения 12,генератор сигналов 11, умножитель 10, сумматор 9 и все устройство управления могут быть реализованы цифровой вычислительной машиной, на базе которой выполняется система автоматического контроля,формула изобретения Устройство для определения параметра условного математического ожидания, содержащее блок эпементов "И, первый вход которого подключен к первому входу устройства, аналого-цифровой преобразователь, первый вход которого соединен с выходом блока элементов "И", временной селектор, первый вход которого подключен ко второму входу устройства, первый блок сравнения, первый вход которого соединен с выходом временного селектора, а выход - со вторым входом аналого-цифрового преобра 6зователя, блок управления, вход которогосоединен с выходом первого блока сравнения, делитель частоты, вход которого соь 1 динен с первым выходом блока управления,триггер, единичный вход которого соединен1с выходом депителя частоты, нулевой вход,через выкпючатепь-с третьим входом устройства, а выход - со вторыми входамибпока элементов "И" и временного селектора, о т и и ч а ю щ е е с я тем, что,,с цепью повышения быстродействия уст,ройства, оно дополнительно содержит сум.матор, выход которого соединен с выходом/устройства и со вторым входом первогоблока сравнения, умножитель, выход котоб,рого соединен с первым входом сумматора,ф генератор сигналов, выход которого соединен с первым входом умножителя, и второйблок сравнения, первый вход которого соединен с выходом аналого-цифрового преоб.разователя,второй вход-с четвертым входомустройства, а выход - со вторым входомумножителя; второй, третий, четвертый ипятый выходы бпока управления соединеныс третьим входом второго блока сравнения,,входом генератора сигналов, третьим входом умножителя и вторым входом сумматорасоответственно,