Буферный регистр

присоединением заявк3) Приоритет асудврстввнный намнтвтСаавта Инннстраа СССРпа двлам нзабрвтвннйн аткрытнй 5.04.76.Бюллетень И 1 ванин описания 01.07,7 В К В 81,32 (088.8(54) БУФЕРНЫЙ РЕГИСТР На черИзобретение относится к вычислительной технике.Известныебуферные регистры, содержащие Щ триггеры, входы установки которых соединены с выходами Ьдвоименных 5 верных элементов И-НЕ, первые входы ко 1 орых подключены к разрядным шинам, и ,второй многовходовой элемент И-НЕ, не достаточно надежны при приеме информации,Целью изобретения является повышение 10 надежности работы буферного регистра.Поставленная цель достигается тем, что буферный регистр содержит триггеры блокировки и задержки, вход установки которого соединен с шиной сброса, вход сброса и ин. 13 веерныйвыход подключены соответственно кинверсному выходу и ко входу уста вовки триггера блокировки, прямой выход которого соединен с шиной блокировки, а вход сброса через многовходовой элемент Я И НЕ связав с установочными входами йД тригг еров,же дава схема буферного регистсодержит ЯЯ - триггер 1,-НЕ2, многовходовэй элемент И-НЕ 3, триггер 4 блокировки, триггер5 задержки. Исходное состояние устройствЭ:триггеры задержки 5 и блокировки 4 находятся в нулевом состоянии, на общей шинеодноименных элементов 2 существует нулевой" потенциал; таким образом, Кзтриггеры 1 буферного регистра заблокярд,вавы. Работа начинается с подачи сигналапо шине сброса, при этом В 3 триггеры1 буферного регистра устанавливаются внулевое состояние, а триггер 5 задержки ев единичное" состояние.Триггер 4 блокировки под воздействием"нулевых сигналов на установочном всбросном входах установится в состояние,когда на его прямом и инверсном выходахбудут фединвчвые сигналы. фЕдинвчныйсигнал с прямого выхода триггера 4 блокировки подготавливает одноименные элементы 2 для приема данных, то есть В 3триггеры 1 буферного реистра деблокяруются,Прием информации буферным регистромв виде параллельного импульсного кодаосуществляется через одноименные элементы 2. При этом импульсы отрицательнойполярности с выхода одноименных элементов 2 устанавливают соотвегствуюшиеЙ 8 -триггеры 1 буферного регистра в"единичное" состояние и одновременно по 5ступают на входы многовходового логического элемента 3."Единичный" сигнал на выходе многовходового элемента 3 сформируется в момент появления первого информационного 1 вимпульса и будет существовагь до момен,,та окончания импульса, имеющего максимальную задержку в линии связи. При этомна инверсном выходе т,тиггера 4 блокиров-ки установится "нулевой" потенциал, ко 15торый передним фронтом переключит триггер 5 задержки в "нулевое состояние.Триггер 4 блокировки останется , в единичном состоянии до окончания последнегциз пришедших информационных импульсов. 20По окончании приема информации Йавыходе многовходового элемента 3 сформируется "нулевой" сигнал, передний фронткоторого установит триггер 4 блокировкив "нулевое" состояние, то есть произойдет фбблокировка М триггеров 1 буферногорегистра до прихода следующего импульсасброса,Таким образом, буферный регистр отличается высокой надежностью приема информации, так как разброс вре,. ен лереключения ЦЯ -триггеров не влияет;а формирован;к сигнала блокировки, при этом асинхронное появления информационных импульсов, опре деляемая различным временем задержек в цепях связи, компенсируется схемой блоки- ровки.формула изобрете нияБуферный регистр, содержащий 88 триггеры, входы установки которых соединены с выходами одноименных первйх элементов И-НЕ первые входы которых подключены к разрядным шинам, и второй многовходовой элемент И-НЕ, о т л ич а ю ш н й с я тем, что, с целью повыь. щения надежности работы буферного регист ра, он содержит триггеры блокировки и задержки, вход установки которого соеди нен с шиной сброса, вход сброса и инверс 1- ный выход подключены соответственно к инверсному выходу и ко входу установки триггера блокировки, прямой выход кото рого соединен с шиной блокировки, а вход сброса через многовходовой элемент И НЕ связан с установочными входамн 88 триггеров,"саафеи В.фроловтекоед И.К ва файф НКоэуеаафа елактоР ц дн 5 оес Иэд. М б одамс 3 ЦМ Заказ в СССР М нийп лиал ППП Патент", г. Ужгород, ул. Проектная, 4 осуларствеа 3 Ю