Преобразователь напряжения в код

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 11 ц 5 О 3362 Союз Советских Социалистических Республик(23) ПриоритетОпубликовано 15.02.76. Бюллетень6Дата опубликования описания 16.04,76 13 17 Государственный комитет Совета Министров СССР) УДК 681.325(088.8 по делам изобретений и открытий2) Авторыизобретения Н. П. Вашкевич и Л. Н. Панков Пензенский политехнический институт(54) ПРЕОБРАЗОВАТЕЛЬ НА ИЯ В КО Изобретение относится к вычислительной технике и может использоваться в системах обработки информации о быстропротекающих процессах с помощью электронных цифровых вычислительных машин,Известен преобразователь напряжения в код, содержащий блок схем сравнения, первьш вход которого подключен к источнику эталонных напряжений, а выход соединен со входом дешифратора, распределитель сигналов, регистрирующее устройство и ступени уравновешивания, в каждой из которых первый вход аналогового запоминающего устройства соединен с выходом распределителя сигналов, выход аналогового запоминающего устройства подключен к первому входу вычитателя, второй вход которого соединен с выходом преобразователя код-напряжение, вход последнего подключен к выходу регистра, первый вход которого соединен с выходом распределителя сигналов, а выход вычитателя соединен со входом масштабирующей схемы, при этом второй вход аналогового запоминающего устройства подключен в первой ступени уравповешивания к входной клемме устройства, а в последующих ступенях уравновешивания - к выходу масштабирующей схемы предыдущей ступени уравновешивания,С целью упрощения схемы преобразователя зн содержит переключатель, один вход которога соединен с входной клеммой преобразоваеля, а другие входы подключены к выходам масштабирующих схем ступеней уравновешивания, вход управления переключателя 5 соединен с выходом распределителя сигналов,выход переключателя подключен к втором 1 входу блока схем сравнения, выход дешифратора соединен с вторыми входами регистров всех ступеней уравновешивания.О На чертеже приведена функциональнаясхема преобразователя.Преобразователь напряжения в код состоитиз переключателя 1, один вход которого соединен с входной клеммой 2 преобразователя, 5 а вход управления переключателя 1 - с одним из выходов распределителя 3 сигналов.Выход переключателя 1 подключен к второму входу блока 4 схем сравнения, первый вход которого соединен с выходом источника 5 О эталонных напряжений, а выход - с входомдешифратора 6, выход последнего подключен к входу регистрирующего устройства 7 и вторым входам регистров 8 и 9, первые входы которых соединены с выходами распределителя 5 3 сигналов, а его другие выходы подключенык первым входам аналоговых запоминающих устройств 10 и 11. Выходы аналоговых запоминающих устройств 10 и 11 подключены к первым входам вычитателей 12 и 13, соответ- О ственно, вторые входы которых соединены с5 10 15 20 2 г 30 35 40 45 50 60 65 выходами преобразователей 14 и 15 код-напряжение соответственно, а входы последних подключены, в свою очередь, к выходам рег:гстров 8 и 9. Выход вычитателя 12 соединен с входом масштабирующей схемы 16, а выход вычитателя 13 - с входом масштабирующей схемы 17. Выходы масштабирующих схем 16, 1 подклгочены к входам переключателя 1.Регистр 8, аналоговое запоминающее устройст во 10, вычитатель 12, преобразователь 14 код-напряжение и масштабирующая схема 16 образуют первую ступень 18 уравновешивапня. Регистр 9, аналоговое запоминающее устройство 11, вычитатель 13, преобразователь 15 код-папряжение и масштабирующая схема 17 составляют вторую ступень 19 уравновешивания. Второй вход аналогового запоминаю(цего устройства 10 первой ступени 18 уравновешивания подключен к входной клемме 2 преобразователя, а второй вход аналогового запоминающего устройства 11 второй ступени 19 уравновешивания - к выходу масштабирующей схемы 16 первой ступени 18 уравновешивания.Преобразователь работает следующим образом,По сигналу, поступающему с выхода распределителя 3 сигналов на управляющий вход полупроводникового переключателя 1, последний в момент времени 1 подключает блок 4 схем сравнения к входной клемме 2 преобразователя, на которую подается преобразуемое напряжение. Одновременно по сигналу, вырабатываемому распределителем 3 сигналов и г одаваемому на первый вход аналогового запоминающего устройства 10 первой ступени 18 уравновешивания, аналоговое запоминающее устройство 10 запоминает мгновенное значение преобразуемого напряжения - формируется первая выборка. В блоке 4 схем сравнения мгновенное значение входного преобразуемого напряжения сравнивается с набором эталонных напряжений, вырабатываемых источником 5 эталонных напряжений. По результату сравнения дешифратор 6 вырабатывает код интервала шкалы квантования, в пределах которого оказывается первая выборка преобразуемого напряжения. Этот код соответствует старшим разрядам кода преобразуемого напряжения, По сигналу распределителя 3 сигналов полученный код заносится в регистр 8 первой ступени 18 уравновешивания и в регистрирующеее устройство,Сигналы с выхода регистра 8 поступают в преобразователь 14 код-напряжение, который вырабатывает соответствующее компенсационное напряжение. Вычитатель 12 образует сигнал величиной, равной разности между компенсационным и входным преобразуемым нагряжснием, мгновенное значение которого хранится в аналоговом запоминающем устройстве 10, Масштабирующая схема 16 меняст диапазон представления напряжения, получаемого на выходе вычитателя 12, путем линейного преобразования этого напряжения, в результате чего преобразователи код-напряжение всех ступеней уравновешивания одинаковы, кроме того, используется постоянный ),абор эталонных напряжений, вырабатываемын одним источником 5 эталонных напряже)н для всех этапов преобразования.Зазем по сигналу распределителя 3 сигналов в момент времени 1 г вход блока 4 схем сравнения соединяется перекчючателем 1 с выходом масштабирующей схемы 16 первой сгупени 18 уравновешивания, и блок 4 схем сравнения определяет средние разряды кода )ервой выборки преобразуемого напряжения. Средние разряды кода выборки но сигналу распределителя 3 сигналов заносятся в регистр 9 второй ступени 19 уравновешивания и регистрирующее устройство 7. В соответствии со значением этих разрядов преобразователь 15 код-напряжение вырабатывает компенсационное напряжение, подающееся на вход вычитателя 13 для выделения второй преобразуемой разности между напряжением первой выборки и компенсационным напряжением.В момент времени ) распределитель 3 сигналов выдает сигнал, по которому в аналоговом запоминающем устройстве 11 второй ступени 19 уравновешивания запоминается преобразованная масштабной схемой 16 разность между компенсационным напряжением, соответствующим старшим разрядам кода, и напряжением первой выборки преобразуемого входного напряжения,По окончании завершения переходных процессов в аналоговом запоминающем устройстве 11 второй ступени 19 уравновешивания первая ступень 18 освобождается, Переключательпо следующему сигналу распределителя 3 сигналов в момент времени 1, вновь подключает блок 4 схем сравнения к входной клемме 2 для определения старших разрядов второй выборки преобразуемого напряжения. Одновременг)о с этим вторая выборка по сигналу распределителя 3 сигналов фиксируется в аналоговом запоминающем устройстве 10 первой ступени 18 уравновешивания, в которой в той жс последовательности, что для напряжения первой выборки, выполняются операции по определению старших разрядов кода и выделению первой разности между компенсационным напряжением и напряжением второй выборки.По сигналу распределителя 3 сигналов в момент времени 1, переключатель 1 подключает блок 4 схем сравнения к выходу масштабирующей схемы 17 второй ступени 19 уравновешивания для определения младших разрядов кода первой выборки преобразуемого входного напряжения, фиксирующихся в регистрирующем устройстве 7, при этом к моменту времени 1 з определение старших разрядов кода второй выборки преобразуемого напряжения завершается..каз 714,16 1 зд.1093 Тираж 1029 ол,ппснос Типография, пр"пупова, 2 После определения младших разрядов кода первой выборки преобразуемого напряжения вторая ступень 19 уравновешивания освобождается и может быть использована для определения средних разрядов кода второй выборки преобразуемого напряжения. Последовательность этапов уравновешивания второй и последующих выборок напряжения, подаваемого на входную клемму 2, аналогична последовательности этапов уравновешивания первой выборки преобразуемого напряжения,Таким образом, осуществляется совмещение этапов преобразования нескольких выборок преобразуемого напряжения, используя один блок 4 схем сравнения и одпп дешифратор 6,При разделении кода преобразуемого напряжения больше, чем на трп группы, преобразователь напряжения в код содержит больше двух ступеней уравновешивания, причем каждая из последующих ступеней уравнове- ПП 1 ВаПИЯ ПоДСОЕДИ 11 ЯЕтСЯ К ПРЕДЫДУЩЕЙ аиалогпчно тому, как к первой ступени 18 уравновешивания подсоедипена вторая ступень 19 уравновешивашя, работа их происходит аналогично работе ступени 19 уравновешивания. Формул а изобретения Преобразоваель напряжения в код, содеркаший блок схем сравнения, первый вход которого подключен к источнику эталонных напряжений, а выход соединен со входом дешифратора, распределитель сигналов, регистрирующее устройство и ступени уравновешивания, в каждой из которых первый вход ана логового запоминающего устройства соединенс выходом распределителя сигналов, выход аналогового запоминающего устройства подключен к первому входу вычитателя, второй вход которого соединен с выходом преобразо вателя код-напряжение, вход последнего подключен к выходу регистра, первый вход которого соединен с выходом распределителя сигналов, а выход вычитателя соединен со входом масштабирующей схемы, при этом второй 15 вход аналогового запоминающего устройстваподключен в первой ступени уравновешивания к входной клемме устройства, а в последующих сзуиенях уравновешивания - к выходу масштабпрующей схемы предыдущей ступени 20 уравновешивания, о т л и ч а ю щ и й с я тем,что, с целью упрощения схемы преобразователя, он содержит переключатель, один вход котозого соединен с входной клеммой преобразователя, а другие входы подключены к выходам масштабирующих схем ступеней уравновешивания, вход управления переключателя соединен с выходом распределителя сигналов, выход переключателя подключен к второму входу блока схем сравнения, выход дешпфра тора соединен с вторымп входамп регистровв ех ступеней уравновешивания,