Преобразователь сигналов импульсного датчика в последовательный двоичный код
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 493015
Авторы: Мезенцев, Песчанский, Садовский, Тихтман
Текст
ко входу преобразователя в дополнительный двоичный код 10. Выход последнего является выходом всего устройства в целом. Вторые входы схем И 9 подключены к клеммам 11 управляющих стробов. 5Преобразователь работает следующим образом. Сигналы с импульсного датчика поступают на входную клемму 2. На выходе форми 11 ователя импульсов 1 образуются импульсы длитечьностью, равной про межутку времени между двумя последовательными разрядами двоичного кода, то есть длительности строба. С выхоДа формирователя 1 импульсы поступают на первый.вход схемы И 3 и через схему ИЛИ 4 15 на счетный вход буферного счетчика 5,В буферном счетчике 5 в течение одного цикла преобразования происходит накопление информации, поступившей в промежуток времени от начального до конеч ного Ю -ого строба, ограничивающих полноразрядное,двоичное число. С началом каждого й -ого строба накопленная в буферном счетчике 5 информация перезаписывается в регистр, 8, буферный счетчик 5 25 в конце И -ого строба сбрасывается в1нуль стробом, постугаюшим на клемму 6 конечного строба, после чего он готов к новому поступлению информации по счетному входу, 30С регистра 8 информация считывается по,следовательно через схемы И 9, управляемые стробами соответствующих двоичных разрядово кот 2 до 2, причем к (д, поступающими на вторые входы схем И 9 с клемм З 5 11 управляющих стробов. Считываемая информация переносится на преобразователь в дополнительный двоичный код 10. В момент перезаписи информации с буферного счетчика 5 в регистр 8 и сброса счетчи ка 5 в нуль может поступить информация с формирователя импульсов 1, однако она не будет воспринята буферным счетчиком 5. Чтобы не было потери информа 4ции, каждый П-ый строб с клеммы 6 поступает на второй вход схемы И 3 и возбуждает ее. Поэтому, в случае поступления в указанный промежуток времени информационного импульса с выхода формирова/ теля 1, через схему И 3 срабатывает триггерловушка 7, запоминая его. После сброса буферного счетчика 5 в нуль, следующим Ц +1 начальным стробом информационный импульс с единичного триггера-ловушки 7 через схему ИЛИ 4 поступает на вход буферного счетчика 5, а сам триггер 7 последующим стробом, поступающим на его второй вход, сбрасывается в нуль.формула изобретенияПреобразователь сигналов. импульсного датчика в последовательный двоичный код, состоящий из буферного счетчика, регистра памяти, схем И и преобразователя в дополнительный двоичный код, причем выходы буферного счетчика через регистр памяти соединены с первыми входами соответствующих схем И, вторые входы которых соединены с клеммами управляемых стробов, а выходы - со входом преобразователя в дополнительный двоичный код, о т л и ч а- ю щ и й с я тем, что с целью упрощения устройства, в него дополнительно введены формирователь импульсов схема И, триггер-ловушка и схема ИЛИ, причем вход формирователя импульсов соединен с входной дклеммой, а выход - с первым входом схемы И и первым входом схемы ИЛИ, второй вход схемы И соединен с первым входом буферного счетчика и клеммой конечного строба, а ее выход - с единичным входом триггера-ловушки, выход триггера- ловушки подключен ко второму входу схемы ИЛИ, выход которой соединен со вторым входом буферного счетчика.11 НИИ 11 И Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, 113035, Раушская наб., 4Г 1 редприятие сГ 1 атент, Москва, Г, Бережковская наб., 24
СмотретьЗаявка
1608701, 04.01.1971
УКРАИНСКИЙ НАУЧНО-ИССЛЕДОВАТЕЛЬСКИЙ ИНСТИТУТ СТАНКОВ И ИНСТРУМЕНТОВ
ПЕСЧАНСКИЙ БОРИС ИЗРАИЛЕВИЧ, ТИХТМАН ЯКОВ АЛЕКСАНДРОВИЧ, МЕЗЕНЦЕВ СЕРГЕЙ АФАНАСЬЕВИЧ, САДОВСКИЙ ИГОРЬ ЕВГЕНЬЕВИЧ
МПК / Метки
МПК: H03K 13/00
Метки: датчика, двоичный, импульсного, код, последовательный, сигналов
Опубликовано: 25.11.1975
Код ссылки
<a href="https://patents.su/3-493015-preobrazovatel-signalov-impulsnogo-datchika-v-posledovatelnyjj-dvoichnyjj-kod.html" target="_blank" rel="follow" title="База патентов СССР">Преобразователь сигналов импульсного датчика в последовательный двоичный код</a>
Устройство для формирования сигнала четности кода двоичного счетчика
Номер патента: 262960
Опубликовано: 01.01.1970
МПК: G06F 11/10
Метки: двоичного, кода, сигнала, счетчика, формирования, четности
...разряде 20, имелв своей структуре четное число единиц, то с поступлением любого числа 1 входных сигналов четность структуры кода не нарушается. Подача сигнала установки в нулевое состояние последнего триггера б счетчика в схеме на ну левой вход триггера 19 обеспечивает сохранение четности кода числа счетчика 1 при вгосре юлие ииПусть в счетчике 1 записано число 0,10111с четным количеством единиц в его разрядах. и С,поступлением входного импульса число насчетчике 1 изменится на единицу, а разряд 20 сохранится неизменным, поскольку в единичное сосгояние переходит триггер б четвертого, т, е. четного, разряда. Новое число, равное 15 0,11000 также имеет четное количество едини 1 ц. Если яа счетчике установлено число 1,10011, то с приходом...
Устройство для корректировки двоичных арифме1ических кодов
Номер патента: 294142
Опубликовано: 01.01.1971
МПК: G06F 11/10
Метки: арифме1ических, двоичных, кодов, корректировки
...переписывается в регистр б. В следующем такте производится выдача кода из регистра б через вентили 8 и собирательную схему 16 в сумматор со сдвигом на один разряд влево.Сложением числа, содержащегося в сумматоре с кодом числа, поступившего через вентили 8, завершается каждый промежуточный цикл работы корректирующего устройства, Следующий цикл начинается с выдачи из схемы управления 12 в счетчик тактового импуль 5 10 15 20 25 30 35 40 45 50 55 60 65 са, Выполи"ние всей операции вычисления ос. татка по модулю (2" - 3) состоит из (1+1)-го описанного выше частичного цикла. При вычислении остатка по модулю (2"+3) последний цикл огличается от предыдущих, так как в соответствии с формулой в последнем цикле необходимо вычесть код остатка по...
Преобразователь двоично-десятичного кода в унитарный код
Номер патента: 432487
Опубликовано: 15.06.1974
Автор: Гейдаров
Метки: двоично-десятичного, код, кода, унитарный
...декадах 2 содержится число шесть.Поступление тактовых импульсов как на выход 8 преобразователя, так и на вход младшей декады 2 продолжается до появления импульса переполнения с выхода последней схемы 3, С появлением числа шесть в старшей декаде 2 (соответственно все декады 2 также оудут содержать числа шесть) появляется импульс переполнения на выходе последнеи схемы 3, который сбрасывает триггер 4, тем самым запрещая прохождение актовых импульсов на вход младшей декады 2 и па выход 8 преобразователя.11 а этом цикл преобразования заканчивается. 11 ри появлении очередной информации на шинах 12 цикл повторяется.Допустим, требуется преобразовать двоичнодесятичный код, значение младшеи декады которого равно Л=5=0101.11 осле...
Преобразователь двоичного кода в двоично-десятичный
Номер патента: 437069
Опубликовано: 25.07.1974
Авторы: Городецкий, Хусаинов
МПК: G06F 5/02
Метки: двоично-десятичный, двоичного, кода
...схема формирования управляющих сигналов 5 дает разрешение на вычитание порядка, на едини цу меньше 20. Это происходит до тех пор,пока порядок не будет понижен до нуля, Количество вычитаний каждого порядка подсчитывается четырехразрядным двоичным счетчиком 3, После считывания очередного поряд ка числа через вентили 2 в статический регистр 1, счетчик 3 устанавливается в О,Устройство работает следующим образом.Исходное состояние триггеров 10 и 11 таково, что схемы И 16 - 19, заперты, счетчик 3 находится в состоянии О. Импульс начало преобразования поступает на триггер 10, который перебрасывается и отпирает схемы И 16, 17. Тактовый импульс через схему И 16 проходит на определенные разряды сумматора 7 в виде обратного двоичного кода числа...
Устройство для преобразования последовательного комбинированного кода в параллельный двоичный код
Номер патента: 613319
Опубликовано: 30.06.1978
Автор: Гладков
МПК: G06F 5/04
Метки: двоичный, код, кода, комбинированного, параллельный, последовательного, преобразования
...1100, 1110, 1111, 0111, О 01,1, 0001, 0000. При и=3 кодовые комбинации принима 1 от вид: 10000000, 11000000, 11100000, 11110000, 1111000, 1111,1100, 11111110, 11111111, 01111111, 00111111, 00011111, 00001111, 00000111, 00000011, 00000001, 00000000.Закон изменения кодовых комбинаций сохраняется нри и .:4.Во втором такте распределитель импульсов 1 вырабатывает сначала один сигнал на выходе 12, а затем 2" - 1 импульсов на дополнительном выходе 15. Триггер управления б устанавливается в положение 1 только при наличии единичного сигнала в первом разряде 2"-,разрядного кода, после чего единичные сигналы 2"-разрядного кода проходят через первый элемент И 8, элемент ИЛИ 10, воздействуя на счетный вход счетчика 2, При наличии в,первом разряде...
Предыдущий патент: Цифровой фазовый модулятор
Следующий патент: Преобразователь однополярного сигнала в разнополярный
Случайный патент: Устройство для контроля перфоратора