Накопитель магнитного оперативного запоминающего устройства

(11) 498647 ОПИСАН И Е ИЗОБРЕТЕНИЯ К. АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Соеэ Советских Социалистических(23) Приоритет Государственныи комитет Совета 1 Иинистров СССР па делам изобретенийи открытий 53) УДК 681.327убликовано 05.01,76. Б летеньа опубликования описания 30 2) Авторы изобретения П. Балашов и Б. П. Орлов) Заявитель 54) НАКО П ИТЕЛ Ь МАГНИТ ЗАПОМИНАЮЩЕГО ОПЕРАТИВНОГООЙСТВА Изобретение относится к области вычислительной техники и может быть использовано при построении устройств хранения дискретной информации.Известен накопитель МОЗУ, содержащий блок запоминающих матриц на ферритовых сердечниках, прошитых координатными шинами х и у и разрядными шинами записи и считывания, и диодные переключающие матрицы.Недостатком известного накопителя является большое количество электронного оборудования и, как следствие, большая потребляемая мощность и низкая надежность работы,Целью изобретения является уменьшение потребляемой мощности и повышение надежности работы накопителя.Поставленная цель достигается путем того, что блок запоминающих матриц выполнен из ттт групп, состоящих из а запоминающих матриц. Координатные шины х и у и одноименные разрядные шины записи всех групп запоминающих матриц соединены соответственно с выходами диодных переключающих матриц Х и 1 и выходами одноименных разрядных переключающих матриц, а одноименные разрядные шины считывания всех групп запоминающих матриц соединено последовательно.На чертеже представлен один разряд МОЗУ с предложенным накопителем, где обозначены регистр адреса 1; дешифраторы адреса по координатам х и у соответственно 2 и 3; формирователи координатных токов х и у соответственно 4, 5; блок синхронизации 6; диодные пе реключающие матрицы Х и 1 соответственно7 и 8; разрядные запоминающие матрицы 9 - 12 накопителя; усилитель считывания 13; разряд регистра 14; разрядная переключающая матрица 15; формирователи разрядного тока 0 16 и разрядный дешифратор 17. Выходы регистра адреса соединены с входами дешифраторов 2 и 3, выходы которых подключены к входам формирователей токов 15 4 и 5, выходами связанных с входами матриц7 и 8. Выходы последних соединены с одноименными координатными шинами матриц 9 - 12. Разрядные шины считывания матриц соединены последовательно и подключены к 20 входу усилителя считывания 13, выход которого связан со входом разряда регистра 14, Разрядные шины записи матриц соединены с выходами матрицы 15, входы которой связаны с формирователями разрядных токов, Выход 25 разряда регистра числа 14 подключен ко входам дешифратора 17. Блок синхронизации 6 выдает управляющие сигналы в регистр адреса 1, дешифраторы 2, 3 и 17, а также на усилитель 13 и разряд регистра 14.В запоминающем устройстве на гг разрядов должно быть в и раз большее число усилителей считывания, разрядных переключающих матриц, разрядных дешифраторов, формирователей разрядных токов, и требуется п-раз рядный регистр числа,Накопитель работает следующим образом. Режим считывания информации10В регистр адреса 1 вводится адрес, по которому необходимо считать информацию. Далее в блок синхронизации из устройства управления, например ЦВМ, поступает сигнал,по которому блок вырабатывает импульсы 15считывания, строба и записи. При поступлении импульса считывания на входы формирователей токов 4 и 5 срабатывают выбранныедешифраторами 2 и 3 формирователи, и наодном из выходов дешифраторов 2 и 3 формируются импульсы тока. При прохожденииэтих токов в координатных шинах х и у однойиз матриц в выбранном адресе в результатесложения этих токов сердечник может перемагнититься из состояния 1, если в выбранном адресе была записана 1, в состояниеО. При этом в шине считывания этой матрицы появляется сигнал, который через шинысчитывания других матриц поступает на входусилителя считывания. Поскольку на вход З 0управления усилителя из блока синхронизации поступает импульс строба, то сигнал усиливается и с выхода усилителя поступает навход разряда регистра числа 14, где запоминается на необходимое время. 35При поступлении импульса записи на входыформирователей 2 и 3 на тех же выходах матриц 7 и 8 формируются импульсы тока противоположной полярности, которые при прохождении по координатным шинам х и у возвращают сердечник в выбранном адресе в исходное состояние, так как в разрядной шине записи ток запрета отсутствует,В случае когда в выбранном адресе записан О, при прохождении токов в шинах х и у 45в шине считывания сигнал отсутствует и вразряде регистра числа 14 записывается О.В результате при поступлении импульса записи на входы разрядного дешифратора срабатывают выбранные дешифратором формирователи разрядных токов, в разрядной шинезаписи выбранной матрицы формируется импульс тока запрета, который компенсируетполовину адресного тока, и сердечник остается в состоянии О, 55 Режим записи инфорлгацииВ регистр адреса 1 вводится код адреса, по которому нужно записать информацию, поступившую, например, из ЦВМ, а информация запоминается в разряде регистра числа. Блок синхронизации вырабатывает только импульсы считывания и записи. Поскольку импульс строба в этом случае не вырабатывается, при считывании информация, записанная в выбранном адресе, теряется, а записывается информация, которая поступила в разряд регистра числа. Запись информации осуществляется так же, как в режиме считывания информации.Предложенный накопитель позволяет обеспечить большое отношение сигнал/помеха при считывании информации, уменьшить нагрузку на формирователи координатных и разрядных токов; не требует применения большого количества многоканальных коммутаторов импульсных сигналов низкого уровня, представляющих собой достаточно сложные схемы. Кроме того, за счет уменьшения нагрузки на формирователи координатных и разрядных токов позволяет увеличить скорость работы устройства (т. е. более полно использовать скоростные возможности сердечников), а также уменьшить мощность, необходимую для управления работой накопителя информации.Накопитель имеет меньшее количество электронного оборудования и большую надежность,Предмет изобретенияНакопитель магнитного оперативного запоминающего устройства, содержащий блок запоминающих матриц на ферритовых сердечниках, прошитых координатными шинами х и и и разрядными шинами записи и считывания, и диодные переключающие матрицы, о т л ич а ю щ и й с я тем, что, с целью уменьшения потребляемой мощности и повышения надежности работы накопителя, блок запоминающих матриц выполнен из т групп, состоящих из и запоминающих матриц; координатные шины х и у и одноименные разрядные шины записи всех групп запоминающих матриц соединены соответственно с выходами диодных переключающих матриц Х и У и выходами одноименных разрядных переключающих матриц, а одноименные разрядные шины считывания всех групп запоминающих матриц соединены последовательно,ехина едакто Тираж 723комитета Совета Министровретений и открытий5, Раушская наб., д, 415 пография, пр. Сапунова, 2 аказ 425/15ЦНИ Изд, Мо 180 Государственного по делам изо 3035, Москва, Ж