Запоминающее устойство

(61) Дополнительное к авт, свид-в 2016730 18-2 22) Заявлено 19,04.7 1. Кл. б 11 С 11/ с присоединением за осударстеенный комитет овета Министров СССР по делам изобретений(23) ПриоритетОпубликовано 05.01.76. Бюллетень че 1 Дата опубликования описания 30,03.76(72) Автор изобретеци В, А. Авдеевганрогский радиотехнический институт 1) Заявитель УСТРОЙСТВО(54) ЗАПОМИНА яются бмене ющей Изобретение относится к области вычислительной техники и может быть использованов устройствах памяти для хранения значенийподыитегральной функции параллельных цифровых интегрирующих машин, сопряженных сЦВМ общего назначения.Известны устройства, содержащие основныерегистры, выполненные на триггерах, соединенных последовательно через вентили записи,собирательные схемы, дешифратор адреса ивспомогательный регистр; причем входы вентилей записи четных разрядов оснозных регистров соединены с первой шиной тактовыхимпульсов, а входы вентилей записи нечетных разрядов - со второй шиной тактовыхимпульсов.Недостатком известных устройств явлзначительные затраты времени при очисловыми данными цифровой интегрирумашины, использующей известную память, сЦВМ, так как ввод (вывод) начальных значений подынтегральной функции в основныерегистры осуществляется последовательнымкодом,Целью изобретения является повышениебыстродействия ЗУ,Поставленная цель достигаетсго, что предложенное устройствополнительные вентили записи нцы и вентили считывания един дого нечетного триггера основных регистров., Нулевой выход каждого триггера вспомогательного регистра соединен с одним из входов дополнительного вентиля записи нуля соот 5 ветствующего нечетного триггера каждого основного регистра, а единичный - с одним из входов дополнительного вентиля записи единицы соответствующего нечетного триггера каждого основного регистра, Другие входь 1 О дополнительных вентилей записи нуля и единицы и один из входов вентиля считывания каждого нечетного триггера основного регистра подключены к соответствующему выходу дешифратора адреса, Другие входы вентилей 5 считывания соединены с единичным выходомнечетного триггера основного регистра, а выходы вентилей считывания каждого соответствующего нечетного триггера основных регистров подключены через собирательную схему О к единичному входу соответствующего триггера вспомогательного регистра. Выходы дополнительных вентилей записи нуля и единицы подключены соответственно к нулевому и единичному входам нечетных триггеров основных 5 регистров.Схема ЗУ представлена на чертеже.ЗУ состоит из основных регистров 1 т - 1 ивспомогательного реиистра 2,Основные регистры выполнены на тригге- О рах 3, соединенных последовательно черезвентили записи нуля 4 и единицы 5, Другие входы вентилей записи четных разрядов основных регистров соединены с первой шиной 6 тактовых импульсов, а другие входы вентилей записи нечетных разрядов - со второй шиной 7 тактовых импульсов.Нулевой выход каждого триггера 3 регистра 2 соединен с одним из входов дополнительного вентиля записи нуля 8 соответствующего нечетного триггера каждого основного регистра, а единичный выход каждого триггера регистра 2 - " одним из входов вентиля записи единицы 9 соответствующего нечетного триггера каждого регистра 1. Другие входы вентилей записи нуля и единицы 8 и 9 и один из входов вентиля считывания 10 каждого нечетного триггера регистра 1 соответственно подключены к одному из выходов 11 - 11 дешифратора адреса. Другие входы вентилей считывания 10 соответственно соединены с единичными выходами нечетных триггеров регистров 1, а выходы вентилей считывания 10 каждого нечетного триггера этих регистров подключены через собирательную схему 12 к единичному входу соответствующего триггера регистра 2. Выходы вентилей записи нуля 4 и 8 и вентилей единицы 5 и 9 подключены через собирательные схемы 13 соответственно к нулевым и единичным входам триггеров регистров 1. Входы 14 - 14, используются для занесения числа из ЦВМ, а входы 15 - 15 - для подключения соответствующих выходов интеграторов цифровой интегрирующей машины. Кроме того, каждый выход 16 - 16 соединен со входом соответствующего интегратора. Для вывода результатов решения интеграторов в память ЦВМ используются единичные выходы триггеров регистра 2 (на чертеже не показаны).Предложенное ЗУ работает в двух режимах: в режиме решения цифровой интегрирующей машины (ЦИМ) и в режиме обмена информацией ЦИМ с ЦВМ или внешними устройствами.В первом режиме основные регистры используются в качестве параллельно-последовательной памяти цифровой интегрирующей машины, т. е. в каждом основном регистре соответствующего интегратора информация циркулирует последовательно, а во всех интеграторах информация обрабатывается одновременно (параллельно).С помощью первой и второй серий тактовых импульсов, поступающих соответственно на шины 6 и 7, осуществляется сдвиг информации в регистрах, т. е. выполняется ее цирку 20 25 30 35 40 45 50 55 ляция в каждом интеграторе ЦИМ, Причем в двухтактных основных сдвигающих регистрах промежуточное хранение информации осуществляется в четных триггерах, а нечетные триггеры являются основными.Во втором режиме записываемое число из ЦВМ по входам 14 - 14, заносится во вспомогательный регистр, Разрешение на запись числа в основной регистр выполняет дешифратор адреса сигналом на одной из выходных шин 11, - 11. Аналогично выполняется считывание числа из определенного основного регистра во вспомогательный регистр, из которого затем число передается в память ЦВМ или во внешнее устройство. Г 1 редмст изобретения Запоминающее устройство, содержащее основные регистры, выполненные на триггерах, соединенных последовательно через вентили записи, собирательные схемы, дешифратор адреса и вспомогательный регистр, причем входы вентилей записи четных разрядов основных регистров соединены с первой шиной тактовых импульсов, а входы вентилей записи нечетных разрядов - со второй шиной тактовых импульсов, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит дополнительные вентили записи нуля и единицы и вентили считывания единицы для каждого нечетного триггера основных регистров; причем нулевой выход каждого триггера вспомогательного регистра соединен с одним из входов дополнительного вентиля записи нуля соответствующего нечетного триггера каждого основного регистра, а единичный - с одним из входов дополнительного вентиля записи единицы соответствующего нечетного триггера каждого основного регистра; другие входы дополнительных вентилей записи нуля и единицы и один из входов вентиля считывания каждого нечетного триггера основного регистра подключен к соответствующему выходу дешифратора адреса; другие входы вентилей считывания соединены с единичным выходом каждого нечетного триггера основного регистра, а выходы вентилей считывания каждого соответствующего нечетного триггера основных регистров подключены через собирательную схему к единичному входу соответствующего триггера вспомогательного регистра; выходы дополнительных вентилей записи нуля и единицы подключены соответственно к нулевому и единичному входам нечетных триггеров основных регистров.Заказ 425/16 1 Тираж 723 Подписи оЦНИИПИ ен овета Министров СССРм открытийв ая наб., д. 4,5 пография, пр, Сапунова, 2 Изд.Государств по дела 113035 Моск