Номер патента: 491155

Авторы: Грицаенко, Ковалев

ZIP архив

Текст

ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(и) 49 П 55 Союз Советских Социалистических Реслублик(51) М. Кл, 6 11 с 11/ ением заявкиприсо Государственный комитет) Приоритет Совета Министров СССРаа делам изаорвтений 3) УДК 681,327,66(71) Заявите Таганрогский радиотехнический институт 54) ЗАПОМИКАЮ ЭЛ ЕМЕН области вычислиыть использовано щих устройствах Известен запоминающий элемент (ЗЭ) на основе одного биполярного и двух полевых транзисторов со структурой металл-диэлектрик-полупроводцик (МДП-транзисторов), способный самовосстацавливать предыдущее состояние при импульсном напряжении питания.Недостатками такого запоминающего элемента являются высокая критичность к разбросу параметров элементов и низкое быстродействие.Целью изобретения является снижение критичности к разбросу параметров элементов, т, е. повышение надежности работы, и повышение быстродействия ЗЭ. Поставленная цель эмиттер биполярного истоком первого МДП рого подключен к пер за биполярного транз третьей шине питания На фиг, 1 дана схем амперные характерист ЗЭ содержит бип п - р - и типа, р-каналдостигается тем, что транзистора соединен с -транзистора, сток котовой шине питания, а баистора подключена к тления по току бцхеме с общей бановится в положегде а - к ф полярного т з зой, то рабо нии 1.Для выключен ской 1) необх рицательное нап ное напряжению оэф ран чая циент ус стора в точка ус 2 - воль а ЗЭ; на фиг. тики ЗЭ.олярный транзистор 1 ьные со встроенными ия схемы одцмо по ряженцс, ца шине(стирание логцчеать ца шину 4 отцо величине рав ц совпадающее с Изобретение относится к тельной техники и может в оперативных за помина ЭЦВМ. каналами, полевые транзисторы ы питания 4 - 6 и конденсатор.Транзисторы 1 ц 2 образуют элемент с М-образным вольт-амперной характеристикой между точками коллектор-база биполярного транзистора, МДП-транзцстор 3 служит ца. грузкой. Конденсатор 7 представляет собой суммарную емкость затвора МДП-транзистора 2 относительно истока ц подложки,ЗЭ работает следующим образом.Пусть на шину 5 подано отрццательцое напряжение - Е, шина 4 заземлена, а на шине 6 - положительное напряжецце +Е. Если конденсатор 7 был заряжен до напряжения, меньшего, чем уровень запиранця МДП-транзистора 2, то через последний течет ток в цепь эмиттер-база транзистора 1. Если коллекторный ток этого транзистора ограничен полевым транзистором 3 на уровне, меньшем чем а)2, т. е. если выполняется неравенствоС 2) 310 15 20 25 30 35 40 45 50 ним по времени, а ца шину бположительное напряжение +Е. В этом случаеразность потенциалов в эмиттерно-базовой цепи транзистора 1 близка к нулю, токи эмцттера ц коллектора падают, потенциал на емкости возрастает по мере заряда ее током полевого транзистора 3 до напряжения +Е на шинс б, Если напряжение на шине 4 вновь установить равным нулю, схема остается в выключенной (логический О), так как МДП-транзистор 2 закрыт высоким потенциалом коллектора (напряжение на конденсаторе 7 близко к + Е), следовательно, транзистор 1 тоже закрыт, Открытый МДП-транзистор 3 исключает разряд емкости током утечки биполярного трдцзцстора.Запись логической 1 осуществляется путем разряда конденсатора 7 через транзистор 3 при подаче пулевого потенциала па шину 6, совпадающего по времени с отрицательным потенциалом на шипе 5 и нулевым ца шине 4. Как только потенциал на конденсаторе 7 опустится ниже порога запирания МДП-транзистора 2, последний открывается, что приводит к лавинообразному процессу открывания транзисторов 1 и 2 и быстрому разряду конденсатора. При этом схема переходит в открытое состояние, соответствующее логической 1.Пребывание схемы в одном из устойчивых состояний или переход из одного состояния в другое возможен как прц статическом, так и при импульсном напряжении питания, подаваемом на шину 5, В этом случае напряжение на шине 5 должно изменяться от положительного уровня +2 Е до отрицательного напряжения - Е. Если в схеме была записана логическая 1, то напряжение ца конденсаторе было бы близко к пулю. Потенциал +2 Е на шине 5 удерживает транзисторы 1 и 3 в запертом состоянии и не допускает заряд конденсатора 7 от потенциала +Е па выводе б. С приходом импульса питания - -Е цд шину 5 открываются все транзисторы схемы, и она остается в открытом состоянии. Следовательно, подтверждается предварительное состояние схемы: логическая 1. Если в схеме записан логический О, то напряжение цд конденсатореблизко к +Е, транзистор 2 открыт потенциалом +2 Е па шине 5, однако транзистор 1 заперт этим же потенциалом,поэтому заряд конденсатора 7 сохраняется неизменным. Приход отрицательного импульса 2 Е ца шину 5 запрещает протекание тока через транзистор 2, и схема остается в закрытом состоянии. Таким образом, подтверждается предварительное состояние схемы: логический О.Импульсный режим питания шины позволяет значительно уменьшить потребляемую мощность прц хранении логической 1.Считывание информации осуществляется путем подачи отрицательных импульсов считывания - Е на шину 5, Импульсы считывания располагаются в интервале между импульсами питания. Сигцал, характеризующий состояние ЗЭ, снимается па шине 4 (или 6) в виде тока илц напряжения при подключении цагрузочцого резистора в цепь шины 4 (цли б),Задание тока эмиттера биполярного транзистора, (а не тока базы, как в прототипе) снижает критичность ЗЭ к разбросу коэффициента усиления по току транзистора в схеме с общей базой (а). Известно, что разброс в значениях р, где Ч - коэффициент усиления транзистора по напряжению, во много раз превышает разброс в значениях а. Поэтому предлагаемая схема меньше критична к разбросу параметров элементов.Кроме того, задание тока эмиттера позволяет значительно уменьшить глубину насыщения биполярного транзистора, что увеличивает быстродействие схемы,Предмет изобретенияЗапоминающий элемент, содержащий биполярный транзистор МДП и транзисторы, затвор первого из которых и сток второго саед.шецы с коллектором биполярного транзистора, затвор второго МДП-транзистора соединен с первой шиной питания и сток второго МДП-трацзисторд - со второй шиной питания, отл ич а и щи йся тем, что, с целью повышения надежности работы элемента и его быстродействия, в нем эмиттер биполярного трацзц тора соединен с истоком первого МДП-транзистора, сток которого подключен к первой шине питания, а база биполярного транзистора подключена к третьей шине питания,аказ 40/13ЦНИИПИ ПодписноСССР ипографпи, гр, Сапунова, 2 Изд,70сударственного комите по делам изобретений Москва, Ж, Раушск ираж 648Совета Министрооткрытийнаб., д. 45

Смотреть

Заявка

2032222, 04.06.1974

ТАГАНРОГСКИЙ РАДИОТЕХНИЧЕСКИЙ ИНСТИТУТ

КОВАЛЕВ АНАТОЛИЙ ВАСИЛЬЕВИЧ, ГРИЦАЕНКО ПАВЕЛ ГРИГОРЬЕВИЧ

МПК / Метки

МПК: G11C 11/40

Метки: запоминающий, элемент

Опубликовано: 05.11.1975

Код ссылки

<a href="https://patents.su/3-491155-zapominayushhijj-ehlement.html" target="_blank" rel="follow" title="База патентов СССР">Запоминающий элемент</a>

Похожие патенты