Цифровой коррелятор

еы(рогозЯДРЕН, ,фИАЯф "ЯеЯуееблиотек ОП И С А НЙ Союз Советских Социалистицеских Республик) Дополнительное к авт, свид-ву 22) Заявлено 05,02.74 (21) 1993861/18- с присоединением заявки 06 Г 1 Я осударственный комитетСовета Министров СССРпо делам изобретенийи открытий,2 (088,8) та опубликования описан Г. Ермако(72) Лвторы изобретеню адкий 71) Заявител Морской гидрофизический инст Н Украинской ССР 4) ЦИФРОВОЙ КОРРЕЛЯТО 2 Я ЭТОГО в агаем м корреляторенакопителей теены соответстчетвертого блоыходы перво второго кущих прои венно к вхо ведений подклдам третьегоческой памятисоответственно ого накопи деряти,устеской ко выходы которыхковторым входам ей тек щих п оподключены опервого и вт р тел у ризведений,На чертеже изображена структурная схема предлагаемого цифрового коррелятора,Устройство содержит блоки 1 и 2 динамической памяти, реализующие меняющуюся временную задержку значений входногопроцесса и построены на сдвиговых регистрах; блоки 3 и 4 динамической памяти,служащие для накапливания и хранения значений корреляционной функции и также построены на регистрах сдвига; блоки 5 и 6умножения (цифровые); приемный регистр 7,накопители 8 и 9 текущих произведений, блокуправления 1.0, переключатель 11 режимовработы, имеющий два положения а и б (положение а соответствует режиму вычисле-к ей о оеди ы кой обоих тсткопиперво тиодаИзвестные устролым бь.стродейств й обработке инфор а характерим при послед ии. ютсятельИзобретение относится к.специализированным средствам цифровой вычислительной техники, предназначенной для анализа случайных процессов. Известны цифровые корреляторы, сжащие четыре блока динамической пампервый из которых подключен к входуройства, выход первого блока динамичпамяти подключен к входу второго блок одному из входов первого блока уминия, выход второго блока динамическомяти подключен к одному из входов вблока умножения и к переключателю,пенному с приемным регистром; выходторого подключены ко вторым входамблоков умножения, соединенных соотвевенно с входами первого и второго нателей текущих произведений, выходыго и второго блоков динамической памсоединены соответственно со своими в цель. изобретения - повышение быстрствия,3ния автокорреляционной функции, положе- Вв поступившая кодировйннйя Ординйтйние б - взаимной корреляционной функции процесса записывается в первую ячейку ло-исследуемых, роцероцеосор) . ка 1 а в регистр 7 записывается втораяК оррелятор ра ботаетследующим обра- ордината. В остальном Второй вычислитель-зом.5 .ный цикл протекает аналогично первому, Ко-,Ялом рйботы с пОмощью бло- .личестВО Вычислительных циклОВ рйВНО Я-Я,Перед началом рка управления пр10 риемнь й регистр 7где К - количество обработанных значени1оба накопителя 8 и 9 и блоки 1-4 устанав-, случайного процесса Я - суммарное колиливаются в нуль, а переключатель 11 - в ". чество ячеек памяти в блоках 1"й 2. Коли-.6 чество ячеек В блоках 1 и 2 одинаковоВ некоторые тактовые моменты времении равно и,/2, количество ячеек в блокахЯ - 1/этекущие значения исследуемого процесса по-3 и 4 также одинаково и равнодаются в виде параллельного двоичного иола После окончания вычислительного процес-,на вход блока 1. Эти значения продвигают-са содержимое блоков 3 и 4 может быться по олоку 1 и далее по блоку 2 до того :считано с выходов путем циклического егог И,момента, пока первое из значений кода вы- продвижения по блокам 3 и 4 и представляборки процесса не зафиксируется одновремен- ет собой дискретнЫе еняиения горреляционно на приемном регистре 7 и в последней ной функции иаслвдуемого дроцаСсй с точячейке блока 2, после чего подача коди : ностью до постоянного лиожителя,рованных ординат процесса прекращается20Процесс ичислекий взаимной корреляции начинается процесс обработки уже посту- онной функции.аналогичен описанному и отпившей информации. Блок управления 10 , личаетс;я тем, что переключатель 1 1 уставырабатывает сигнал, по котоРомУ происхо- навливается в положение б, а значения втодит перемножение содержимого регистра 7 рого случайного процесса подаются на сои двух последних ячеек памяти блоков 1 и 2, ответствующий вход коррелятора.25Полученные произведения с выходов блоков В предлагаемом цифровом коррелятореумножения 5 и 6 записываются в накопите- вычислительный процесс протекает Вдвоели 8 и 9 соответственно, На этом завер- быстрее, чем в известных устройствах по-,шается первый шаг первого вычислительно- следовательного типа, Разбивая блок дина-,го цикла. На втором шаге в каждом блоке мической памяти на большее число частей,30динамической памяти производится сдвиг и добавляя соответствующее число множинй один разряд вправо. При этом содержи- тельных устройств и накопителей, можномое последних ячеек блоков 1 и 2 перепи- еще больше ускорить вычислительный просывается в их первые ячейки, Содержимоецесс, доведя его в пределе до полностьюприемного регистра 7 не меняется, Содер- параллельного,Эбжимое накопителей 8 и 9 переписываетсяв первые ячейки блоков 8 и 4 соответственно, й в накопители записываэтся инфор-, Ц р е д м е т изобретениямания (пока нулевая) из соответствующихпоследних ячеек блоков 3 и 4. После этого4 ОЦифровой коррелятор, содержащий четыв соответствии с сигналом, вырабатываемым ре блока динамической памяти, первый изблоком управления 10, опять производится которых подключен. к входу устройства, выперемножение содержимого регистра 7 и ход первого лока динамической памятипоследних Ячеек блоков 1 и 2. ПолУченные подключен к входу второго блока и к одно 4 йпроизведения снова записываются в накопи-му из входов первого блока умножения,.тели 8 и 9, На этом заканчивается второй выход второго блока динамической памятишаг первото вычислительного цикла. Третий подключен к одному из входов второго блои все последующие шаги аналогичны второ- ка умножения и к переключателю, соединенлу, Первый вычислительный цикл завер- ному с приемным регистром, выходы котоЬОшается к толу моменту временикогда ин- рого подключены ко вторым входам обоихформация в блоках 1 л 2 будет находиться блоков умножения, соединенных соответств том же состоянии, что и в начале перво- венно с входами первого и второго накопиго иага. Вслед за этим на вход коррелятора телей текупщх произведений, выходы первоподйется следующее по порядку значение го и второго блоков динамической пал 1 яти50случайного процесса. При этом в блоки 1 и 2 соединены соответственно со своими вхопроизводится сдвиг на Один разряд вправо, дами, о т л и ч я ю ш и й с я тем, что,5с целью повышения быстродействии,в немвыходы первого и второго накопителейтекущих произведений подключены соответ-,ственно ко входам третьего и четвертогоЪ 6блрков динамической памяти, выходы кото рых подключены соответственно ко вторымвходам первого и второго накопителей те куших произведений,