Распределитель сигналов

Номер патента: 955338

Опубликовано: 30.08.1982

Авторы: Арутюнов, Бей, Бунков, Неугодников

МПК: H02H 7/12

Метки: выпрямителем, защиты, инвертора, коммутации, работе, совместной, срыва

...на фиг, 4 - временные диаграммы напряжений и токов при срыве инвертора от перегрузки.Устройство для реализации способа защиты инвертора 1 с вентилями 2 - 7 от срыва коммутации при совместной работе с выпрямителем 8 с вентилями 9 - 14 содержит датчики 15 тока, выполненные в виде блоков формирования импульса окончания 1 б и начала 17 протекания токов и включенные в общий анод и катод выпрямителя 8. Выходы датчиков5 подключены к блокам 18 сравнения, выполненным каждый в виде триггера 19, выходы которого один непосредственно, а другой через последовательно соединенные элемент 20 задержки и элемент НЕ 21 подключены к схеме ИЛИ - НЕ 22, выходы которых через схему ИЛИ 23 подключены к исполнительному органу 24 защиты,5 10 15 20 25 30...

Номер патента: 1257836

Опубликовано: 15.09.1986

Авторы: Бестемьянов, Вековищев, Казимов, Лисенков, Матвеев, Разинова, Шалягин

МПК: H03K 19/23, H05K 10/00

Метки: логический, мажоритарный, элемент

...входе. При любом другом входном наборе на первом и втором информационных входах на выходе элемента И 32 появляеттся сигнал логического нуля, который запирает через элементы ИЛИ 34 и 35 элемент И 32, и для включения второго блока 17 сравнения необходима подача запускающего импульса на установочный вход. Для зашиты от ложных срабатываний блока сравнения в него введена цепочка из четного количества инверторов 33, обеспечивающая необходимую задержку сигнала.При наличии сигналов логической единицы на выходе первых блоков 16 сравнения через четвертый элемент 15 ИЛИ на первых и вторых информационных входах вторых блоков 1 сравнения появляются также сигналы логической единицы. Одновременно открывается второй элемент И 7, за пускающий...

Номер патента: 1068930

Опубликовано: 23.01.1984

Авторы: Козлов, Романов

МПК: G06F 7/00

Метки: логических, минимизации, функций

...по числу единиц, причем входы установки триггера в О и 1 подключены соответственно к входу запуска устройства и к выходу первого элемента И, единичный выход триггера соединен с входом запуска генератора импульсов, выход которого соединен со счетным входом счетчика, выход 1-га разряда которого, где= 1,2,лл, соединен с 1-м входом первой группы входов схемы равнения кодов по числу единиц, первым 2входом -го элемента И первой группы, 1-м входом первого элементаИ и первыми входами элементов И (+1) -й группы, к вторым входам которых подключены соот.ветствующие выходы (+ 1) -го регистра, выход каждого 1-го элемента И (+1)-й группы, где 1=1,2 п, соединен с 1-м входом 1-го элемента ИЛИ группы, выход которого соединен с 1-м входом второго...

Номер патента: 1312534

Опубликовано: 23.05.1987

Авторы: Ордынец, Тихонов

МПК: G06F 11/22

Метки: блоков, диагностики, логических

...записи сигнала 1 в триггер 13аналогичен процессу записи сигнала 1 втриггер 12,Выходной сигнал с выхода контролируемого логического блока 4 поступает такжена первые входы компараторов 16 и 17.Пороги срабатывания компараторов опреде.ляются величинами напряжений, выдаваемых источниками 20 и 21 опорных напряжений. При контроле уровней выходныхсигналов логических блоков, выполненных намикросхемах типа ТТЛ, величины напряжений, получаемых с этих источников, должныбыть соответственно +2,4 В и +0,4 В.Возможны следующие случаи при контроле уровней выходных сигналов контролируемого логического блока.1. 3.Ы где . - уровень выходногосигнала О, 1, - величина порога срабатывания компаратора 17, соответствующая наибольшему допустимому уровнюсигнала...

Номер патента: 1599853

Опубликовано: 15.10.1990

Авторы: Ваврук, Мельник, Цмонь

МПК: G06F 7/06, G06F 7/38

Метки: арифметико-логическое

...81. записывается логическая единица, а в регистры 9 . - 11 этого жевычислительного блока - код подкоренного выражения и нуль с входов 3133 соответственно. На сумматоре-вычитателе 12 происходит вычитание со держимого регистра 10 (0.0100) из 40содержимого регистра 9. Результат вычитания, .сдвинутый влево на один разряд, проходит через коммутатор 14 ипоступает на входы старших разрядов регистра 9 второго вычислительного блока 8, На вход младшего разряда регистра 9 поступает код с выхода и-горазряда регистра 10 первого вычислительного блока 81, прошедший через и-й разряд коммутатора 14 этого вычислительного блока.Инверсное значение знака результата вычитания, .полученное на выходе сумматора-вычитателя 12, поступает на вход элемента...