Цифровой фазовый дискриминатор

(22) Заявлено 14.08.73 с присоединением з 1956481 26 ки -сударстеенный комитет авета 1 еииистроа СССР ао делам мзооретенийи открытий. В. Шанин Бурдае 71) Заявител ЦИФРОВОЙ ФАЗОВЫЙ ДИСКРИМИНАТОР Изобретение относится к цифровым фазо. вым дискриминаторам, используемым в радиоизмерительной технике, в часности, при измерении фазовых сдвигов сигналов фазоимпульсной модуляции (ФИМ), получаемых в результате масштабно-временных преобразований однократных быстропротекающих процессов с помощью запоминающих электроннолучевых трубок (ЗЭЛТ).Известен цифровой фазовый дискриминатор, содержащий два формирователя импульсов опорного и измеряемых сигналов, статические триггеры, вентили, счетчик, генератор эталонных импульсов, регистр, регистры опорного числа и памяти, делитель эталонных импульсов схемы И и ИЛИ, триггер.Недостаток известного цифрового фазового дискриминатора заключается в появлении неустранимых ошибок, приводящих к искажению формы исходного процесса.Целью изобретения является увеличение достоверности результата измерения.С этой целью введены триггер со счетным входом, дополнительный статический триггер, схема НЕ и дополнительная схема И, причем счетный вход триггера соединен с вы. ходом формирователя импульсов измеряемого сигнала, его единичный выход подключен к единичному входу дополнительного статического триггера, единичный выход которого соедипен с первым входом дополнительной схемы И, а нулевой выход триггера со счетнымвходом соединен с единичным входом триггера, нулевой выход которого соединен со вторым входом дополнительной схемы И, выход которой подключен ко входу схемы НЕи ко входу регистра, а выход схемы НЕ соединен со входом схемы И, при этом выходделителя эталонных импульсов соединен с ну 10 левыми входами триггера, триггера со счетным входом и дополнительного статическоготриггера,На чертеже представлена блок-схема предлагаемого дискриминатора.Он содержит формирователь 1 импульсовизмеряемого сигнала, формирователь 2 импульсов опорного сигнала, статические триггеры 3 и 4, вентили 5 - 7, генератор 8 эталонных импульсов, делитель 9 эталонных импульсов, регистр 10 опорного числа, счетчик 11,регистр 12, триггер 13, регистр 14 памяти,схема И 15, схема ИЛИ 16, триггер 17со счетным входом, дополнительный статический триггер 18, дополнительная схема19, схема НЕ 20.Работает цифровой фазовыц дискриминатор следующим образом.Сигналы с измеряемой р, и опорной рфазами преобразуются в формирователях 1 из 0 2 соответственно в импульсы стандартной3формы и поступают на статический триггер 3, формирующий мерный интервал, пропорциональный фазовому сдвигу между опорным и измеряемым сигналами.Этот интервал заполняется эталонными импульсами от генератора 8 эталонных импульсов, а полученное в результате измерений числоч с - чо-- частота опорного сигнала,где- частота эталонных импульсов, через вентили 5 и 6 передается в счетчик 11.С приходом очередного опорного импульса ср, статический триггер 3 устанавливается в состояние О (заканчивается формирование мерного интервала) и статический триггер 4 устанавливается в состояние 1, открывая тем самым вентиль 7 для прохождения серии управляющих импульсов на делитель эталонных импульсов 9. При переключении статического триггера 4 происходит блокировка вентиля 5 на время выдачи информации со счетчика 11 (или регистра памяти 14) и для исключения случайного срабатывания статического триггера 3 при фазовых сдвигах, близких к 0 или 360.Импульс с выхода делителя 9 эталонных импульсов через регистр 12 производит съем информации со счетчика 11 (одновременно запоминая ее в регистр памяти 14), вводит поправку Ж, с регистра опорного числа в счетчик 11 для очередного измерения, а также устанавливает статический триггер 4 в исходное (ну чевое) состояние, снимая тем самым блокировку с вентиля 5. С приходом очередного измеряемого импульса 1, статический триггер 3 устанавливается в состояние 1, открывая вентиль 6 для прохождения импульсов с генератора 8 на счетчик 11, подсчитывающий число импульсов в мерном интервале.Одновременно первый импульс поступая на счетный вход триггера 17 со счетным входом, ставит его в состояние 1, При этом импульс переноса с единичного плеча устанавливает триггер 13 в состояние 1.Второй импульс ,по счетному входу переключает триггер 17 со счетным входом в состояние О, при этом импульс переноса с нулевого плеча устанавливает в состояние 1 дополнительный статический триггер 18. Появление последующим импульсов поочередно переключает триггер 17, формируя на его выходах импульсы переноса, которые подтверж 4656474дают состояние триггера 13 и дополнительного статического триггера 18.Таким образом к моменту появления опорного импульса триггеры 13 и 18 будут находиться В состоянии 1, что говорит о имевшем место появлении нескольких импульсов по входу.В результате на выходе дополнительнойсхемы И 19 сформируется уровень О, за О прещающий съем информации из счетчика 11через регистр 12 и разрешающий через схему НЕ сьем информации предыдущего замера из регистра памяти 14 через схему И 15.Очередной опорный импульс возвратит ста тический триггер 3 в состояние О (в состояние 1 статический триггер 3 был переключен первым импульсом по входу 1,), а статический триггер 4 в состояние 1, что обеспечивает работу делителя 9 эталонных импульсов, выходной импульс которого производит считывание информации на выходе устройства, установку У, в счетчик 11 с помощью регистра 10 опорного числа, а также установку триггеров 4, 13, 17 и 18 в исходное (нулевое) состояние для очередного цикла измерения.Предмет изобретения Цифровой фазовый дискриминатор, содеркащий два формирователя импульсов опорного и измеряемых сигналов, статические триггеры, вентили, счетчик, генератор эталонных импульсов, регистр, регистры опорного числа и памяти, триггер, делитель эталонных импульсов, схемы И и ИЛИ, от,1 ичагои 1 ийся тем, что, с целью увеличения достоверности результата измерения, в него введены триггер со счетным входом, дополнительный статический триггер, схема НЕ и дополнитель О цая схема И, причем счетный вход триггерасоединен с выходом формирователя импульсов измеряемого сигнала, его единичный выход подключен к единичному входу дополнительного статического триггера, единичный 45 выход которого соединен с первым входом до.полнительной схемы И, а нулевой выход триггера со счетным входом соединен с единичным входом триггера, нулевой выход которого соединен со вторым входом дополнительной схемы И, выход которой подключен ко входу схемы 1-1 Е и ко входу регистра, а вы.ход схемы НЕ соединен со входом схемы И, при этом выход делителя эталонных импульсов сосдинен с нулевыми входами триггера, триггера со счетным входом и дополнительного статического триггера.Заказ 4900ЦНИИПИ одпнсное Т, Загорский филиал Изд, Ма 1328 сударствеиного ко по делам изобре Москва, Ж, РауТирак 679итета Совета Министров ССеиий и открытийнская наб., д, 4/5