Устройство для измерения и регулирования соотношения скоростей

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1364993 а)4 С О ИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТЮ 1 ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Ивановский энергетический институт им.В.И.Ленина и Ивановский научно-исследовательский экспериментально-конструкторский машиностроительный институт(53) 53 1 . 77: 621, 3 1 7 .39 (088 .8) (56) Авторское свидетельство СССР У 107 1961, кл. С О Р 3/54, 1984.Авторское свидетельство СССР У 1224726, кл. С О Р 3/56, 1984. (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ И РЕГУЛИРОВАНИЯ СООТНО 1 ЕНИЯ СКОРОСТЕЙ (57) Изобретение относится к измерительной технике, Цель изобретения повышение быстродействия и уменьшение погрешности измерения и регулирования соотношения скоростей при их изменении в широком диапазоне. Устр-во содержит источникии 2 импульсных сигналов, формирователи 3 и 4, инверторы 5 и 6, генератор 7 эталонной частоты, элементы И 8 и 9, счетчики 1 О и 1 1, регистры 1 2 и 13 памяти, цифроаналоговое целительное устр-во 14, умножители 15 и 6 частоты, делители 7, 18 и 19, узел 20 управления делением частоты, блок 21 формирования циклов измерения, блок 22 инверторов, управляемый блоком 23, источник 24 опорного напряжения, блок 25 регулирования соотношения скоростей и задатчик 26, Введение новых элементов и образование новых связей между элементами устр-ва позволяют производить перестройку коэффициента се деления в функции базовой скорости, что позволяет измерить соотношение скоростей и частот первичных сигналов источникови 2 путем сравнения частот преобразованных сигналов, которые изменяются в более узком диапазоне, чем общий диапазон изменения срав. ниваемых скоростей. 1 э.п. ф-лы,СА: 313649 35 Изобретение относится к технике электрического измерения и регулирования соотношения (относительной разности) скоростей вращения электродви 5 гателей, рабочих органов машин и механизмов, а также соотношения частот электрических сигналов .Цель изобретения - повышение быстродействия и уменьшение погрешности измерения и регулирования соотношения скоростей при их изменении в широком диапазоне.На фиг,1 представлена функциональная схема устройства; на фиг2 в 15 временная диаграмма его работы, иллюстрирующая изменение состояний информационных шин и шин управления в цикле измерения для случая М = 4; на фиг.3 - схемы блока формирования цик ла измерения.Устройство содержит источники 1 и 2 импульсных сигналов, входные формирователи 3 и 4, инверторы 5 и 6, генератор 7 эталонной частоты, эле менты И 8 и 9, подключенные первыми входами к генератору 7, а выходами - к счетным входам соответственно не- реверсивного и реверсивного счетчиков 1 О и 11, регистры 12 и 13 памяти, первый из которых подключен к выходу счетчика 10 непосредственно, а второй - к выходу счетчика 11 через узел инвертирования числа, цифроаналоговое делительное устройство 14, связанное цифровыми входами с выходами регистров памяти, умножители 15 и 16 частоты и управляемые делители 17 и 18 частоты, попарно включенные в оба измерительных канала таким об разом, что входы умножителей 15 и 16 подключены к выходам соответствующих формирователей 3 и 4, а выходы соединены со счетными входами соответственно элементов 5 и 6, неуправляемый делитель 19 частоты, счетным и обнуляющим входами подключенный соответственно к генератору 7 н умножителю 15, узел 20 управления делением частоты, счетным и обнуляющим входами связанный соответственно с выходами делителя 19 и умножителя 15, блок 21 формирования цикла измерения, подключенный своими четырьмя входами к выходам инверторов 5 и 6 и умножителей 15 и 16, блок 22 инверторов, управляемый блоком 23, реверсивный источник 24 опорного напряжения, формируемого для блока 14, Информационный вход 93 2прелзаноса счетчика 11 связан с выходом счетчика 10, управляющие входы делителей 17 и 18 и циФровой вход блока 25 регулирования соотношения скоростей объединены с выходом узла 20, а выходы блока 21 соединены соответственно первый - со стробирующим входом узла 20, обнуляющим входом счетчика 1 О и стробирующим входом предзаноса управляемого делителя 17, второй и четвертый - с вторыми входами соответственно элементов И 8 и 9, третьим - со стробирующими входами регистров 12, 13 и блока 23, а пятым - со стробирующими входами пред- заноса соответственно счетчика 11, управляемого делителя 18 и с входом сброса блока 23.Элементы 1,3,15,17,5,8,10,2 образуют первый измерительный канал, а элементы 2,4,16,18,6,9,11,22,13 второй измерительный каналОба канала в совокупности с элементами 7, 21,14,23,24,19,20 образуют блок измерения соотношения скоростей. На вход блока 25 подключен задатчик 26.Блоки 15 и 16 представляют собой одинаковые умножители частоты, не вносящие статической погрешности в преобразование частоты. В качестве блоков 15, 16 целесообразно использовать блоки фазовой автоподстройки частоты (ФАПЧ).Управляемые делители 17 и 18 являются идентичными. Они обеспечивают деление частот Г Г преобразованных сигналов источников 1, 2, поступающих на их счетные входы с выходов блока 15, 16 на один и тот же коэффициент деления Х, определяемый цифровым кодом, установленным узлом 20 и несущим информацию о скорости Я(час/ 1 тоте Г, а точнее о периоде Т,): Й, =КЛ,; 5, = КГ,; Т, =.Т,/1, где К - коэффициент умножения частоты; Я базовая скорость; Г и Т, - частота и период сигнала источника . При этом информация с шины управления считывается в каждые иэ блоков 17, 18 перед началом цикла измерения стробирующими импульсами.Узел 20 управления делением частоты состоит иэ включенных последовательно счетчика и регистра памяти, причем счетчик своим счетным входом подключен к выходу блока 19 и производит отсчет только в течение импульса на выходе умнажителя 15, об15 313649 нуляясь и прекращая счет во время паузы сигнала, а регистр памяти считывает информацию с выхода счетчика только по команде блока 21.5Функции блока 22 заключаются в том, чтобы на основе информации о преобразованных умножителями и управляемыми делителями частоты сигналах источников 1, 2, поступающих по вход ным шинам, сформировать и выдать управляющие воздействия по выходным шинам на другие элементы устройства в цикле измерения в соответствии с диаграммой на фиг.2.Блок 21 формирования цикла измерения (фиг.З) содержит дифференцирующие цепочки 27 - 29, инверторы 30 - 33, элементы И 34 - 37, 1-й, 2-й,и 3-й 0-триггеры 38 - 40.Сброс Р-триггеров 38, 39 (подготовка блока 21 к работе) осуществляется в конце рабочего импульса сигнала источника 2, преобразованного умножителем 16 и делителем 18, т.е, 25 в конце цикла измерения. При этом на Я-выходах триггеров 38 и 39 устанавливаются уровни логического нуля, Переключение триггеров возможно только в последовательности 38, 39, 40.Первый триггер 38 переключается в конце первого (рабочего) импульса сигнала источника 1, преобразованного умножителем 15. В результате дифференцирующая цепочка 27 Формирует короткий положительный импульс на первом выходе блока 21, а на выходе элемента И, т.е. на втором выходе блока 21, появляется уровень логической единицы.40Второй триггер 39 переключается в конце первого (рабочего) импульса сигнала источника 1, преобразованного умножителем 15 и управляемым делителем 17. При этом на выходе элемента И, т.е. на втором выходе блока 21, восстанавливается уровень логического нуля. Таким образом, на втором выходе блока 21 уровень логической единицы держится в течение времени импульса выходного сигнала делителя 17.Третий триггер 40 переключается по заднему Фронту первого импульса сигнала источника 2, преобразованного умножителем 6, следующему во вре мени за рабочим импульсом на выходе блока 17. При этом на четвертом выхо - де блока 21 устанавливается уровень логической единицы, а дифференцирую Т Х Тг И К Кпричем Г К= Г,К = ЕГ, К/1 У,", Г К/Ч Г". (2)Измерение осуществляется циклами,11 икл измерения включает три этапа:определение коэффициента деления Я,соответствующего базовой скорости Л,ведущего вала, получение информациио периоде Т, с требуемой для дальнейшего определения соотношенияточностью путем подсчета числа импульсов эталонной частоты счетчиком 1 Ов течение рабочего импульса на втором выходе блока 21 продолжительностью М Т/К, а также определение11абсолютной разности периодов (Т, --Т) и вычисление соотношения пери-. -одов (скоростей) посредством предзаноса информации о величине Т свыхода счетчика 1 О в реверсивныйсчетчик 11, последующего вычитанияиз содержимого последнего импульсовопорной частоты в течение рабочегоимпульса на четвертом выходе блока 3щей цепочкой 28 и инвертором 32 на пятом выходе блока 21 Формируется короткий отрицательный импульс.В конце рабочего импульса сигнала источника 2, преобразованного элементами 16 и 18, дифференцируюшая цепочка 29 и элемент И 37 формируют короткий положительный импульс сброса по третьему выходу блока 21, по которому посредством инвертора 33 происходит установка блока 21 в исходное сос- . тояние.Устройство в целом работает следующим образом.Измерение соотношения скоростей основано на сравнении количества импульсов эталонной частоты Г , прохоЭфдящих за временные интервалы Т Т, одинаково пропорциональные периодам Т , Тимпульсных сигналов источников 1, 2, связанных с приводными точками, скорости Я Я которых сравниваются:у И ИТй- Тт Г Т- Тг=+13Еоо "ПЧ1 2 451-с К р5 136 2 продолжительностьютг /К и реализации операции деления (т, - тг") /Т, цифроаналоговым делительным устройством 14.Цикл измерения начинается с приходом первого (рабочего) импульса сигнала источника 1, преобразованного умножителем 15, следующим во времени эа коротким импульсом "Конец цикла", формируемым блоком 21 на третьем выходеВ течение рабочего импульса длительностью Т, /2 (сигнала с частотой Г,) блоком 20 осуществляется определение величины базовой скорости путем подсчета количества импульсов эталонной частоты генератора 7, деленной блоком 19.В конце указанного рабочего импульса (фиг.2) блок 21 формирует на первом выходе короткий положительный импульс, инициирующий перевод информации с выхода счетчика блока 20 в регистр памяти этого блока, Таким образом, на кодовой шине управления устанавливается число, характеризующее базовую скорость Я, . В соответствии с этим числом устанавливается коэффициент М деления частоты блоками 17, 18, а блок 25 устанавливает соответствующий коэффициент усиления в канале регулирования соотношения скоростей. Указанным импульсом на первом выходе блока 21 производится также обнуление счетчика 10 первого канала и (с небольшой задержкой) считывание информации о базовой скорости в управляемый делитель 17 первого канала.Затем в течение И периодов преобразованного умножителем 15 сигнала источника 1 блоком 2 формируется разрешающий сигнал, при котором элемент И 8 пропускает сигнал эталонной частоты на счетный вход счетчика 10. Число импульсов, подсчитанное эа указанное время счетчиком 1 О, представляет собой информацию о преобразованном периоде Т пропорциональном периоду первичного сигнала источника 1 (Т, = К = ИТ /К),После этого блок 21 переходит в режим ожидания отрицательного Фронта импульса сигнала источника 2, преобразованного умножителем 16. По указанному фронту блок 21 выдает короткий импульс на пятом выходе, который инициирует считывание информации в 4993 6управляемый делитель 18, с выходасчетчика 10 в реверсивный счетчик 11,а также обеспечивает подготовку кработе блок 23.5Затем в течение М периодов преобразованного умножителем 6 сигналаисточника 2 блоком 21 формируется разрешающий сигнал, при котором элемент9 пропускает сигнал эталонной частоты на вычитающий вход реверсивногосчетчика 11, Таким образом, по истечении разрешающего сигнала в счетчике11 сформируется число, характеризующее абсолютную разность преобразованных периодов (Т, - Т ), пропорциональных периодам первичных сигналов источников 1,2:1 ПМ ИдТ =Т - Т =-Т -- Тг К 1 К г 20В том случае, если Т сО, переполнение счетчика 11 Фиксируется блоком 23, который Формирует команды наинвертирование числа для блока 22 и 25знака опорного напряжения для блока24,В конце цикла измерения, совпадающего с отрицательным фронтом сигнала, блок 21 формирует короткий импульс "Конец цикла", который перево- .дит информацию о периоде Т и абсолютной разности гТ соответственнов регистры 12 и 13 памяти, которыесохраняют ее в течение последующего 35 цикла измерения на своих выводах,подключенных к делительному устройству14. При этом на выходе последнего формируется аналоговый сигнал, напряжение и знак которого соответствуют иэ меряемому соотношению скоростей: где К , - коэффициент передачи дели 50тельного устройства.Перестройка коэффициента деленияМ в функции базовой скорости позволяет измерять соотношение скоростей или частот первичных сигналоь источ ников 1, 2 путем сравнения частотНГ, , Гг преобразованных сигналов, которые изменяются в гораздо более узком диапазоне, чем общий диапазон изменения сравниваемых скоростей,Фо рмула 7 13649изобретения 1. Устройство для измерения и регулирования соотношения скоростей,состоящее из двух каналов, содержащих последовательно включенные импульсные датчики скорости, входныеформирователи, а также два инвертора,два элемента И, генератор эталоннойчастоты, нереверсивный и реверсивныйсчетчики с регистрами памяти, подключенными выходами к цифроаналоговому делительному устройству, неуправляемый делитель частоты, узел управления делением частоты, блок формирования цикла измерения, задатчики блок регулирования соотношения скоростей, неуправляемый делитель частоты подключен своим счетным входом кгенератору эталонной частоты, а выходом - к счетному входу узла управления делением частоты, реверсивныйсчетчик своим информационным входомпредзаноса связан с информационным 25выходом нереверсивного счетчика,блок формирования цикла измерениясоединен первым и четвертым входамис вьмодами первого и второго инверторов соответственно первого и второго каналов, первым выходом - состробирующим входом узла управленияделением частоты и обнуляющим входомнереверсивного счетчика, вторым ичетвертым выходами - с вторыми вхо 35дами первого и второго элементов Исоответственно первого и второгоканалов, третьим выходом - со стробирующими входами регистров памяти,а пятым выходом - со стробирующим 4 Овходом предзаноса реверсивного счетчика, о т л и ч а ю щ е е с я тем,что, с целью повышения быстродействия и точности измерения и регулирования соотношения скоростей при их 45изменении в широком диапазоне, внего введены два умножителя частотыи два управляемых делителя частотыпервого и второго каналов, причемв каждом канале выход соответствующего умножителя частоты соединен сосчетным входом управляемого делителячастоты данного канала, вход умножителя частоты подключен к выходу входного формирователя канала, а выходуправляемого делителя частоты связанс входом инвертора соответствующегоканала, управляющие входы управляемыхделителей частоты объединены с выхо 93 8дом узла управления делением частоты,обнуляющие входы неуправляемого делителя частоты и узла управления делением частоты подключены к выходуумножителя частоты первого канала,второй и третий входы блока формирования цикла измерения связаны с выходами умножителей частоты соответственно первого и второго каналов, аего первый и пятый выходы соединенысо стробирующими входами предэаносауправляемых делителей частоты соо 1 ветственно первого и второго каналов,входы элементов И обоих каналов подключены к вьмоду генератора эталонной частоты. 2. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок формирования цикла измерения содержит четыре инвертора, четыре элемента И, три дифференцирующие цепочки, три Р- триггера, при этом первый вход блока формирования цикла измерения подключен к первому входу первого элемента И, второй вход - к входу первого инвертора, третий вход - к входу второго инвертора, четвертый вход - через первую дифференцирующую цепочку к первому входу второго элемента И, выход которого через третий инвертор подключен к входам установки в "О" первого, второго и третьего П-триггеров, выход первого инвертора подключен к тактовому входу первого Р- триггера, прямой выход которого через вторую дифференцирующую цепочку подключен к первому выходу, через третий элемент И - к второму выходу блока формирования цикла измерения, а также к второму входу первого элемента И, выход которого подключен к тактовому входу второго Р-триггера, инверсный выход которого подключен к второму входу третьего элемента И,а прямой выход - к первому входу четвертого элемента И, второй вход которого соединен с выходом второго инвертора, вьмод четвертого элемента И подключен к тактовому входу третьего Р-триггера, прямой выход которого подключен через последовательно соединенные вторую дифференцирующую цепочку и четвертый инвертор к пятому выходу и непосредственно к четвертому выходу блока формирования цикла измерения, прямой выход третьего Р- триггера подключен к второму вхо1364993 Выход бока 15 оыход блока 17 выход Олока 1 б ход олока 1 о иод олок йод осока б С Вход бл.2 ду второго элемента И, торого является третьим 1 ды,год олока 21 иа длоки 10,17,3 Выход блока 2на дрок д 5 йиод блока 2 на блоки 1215,Л 4 оы,год блока 2но блок У 5 даиод блову 21но блоки 1 д 11 Йод блока 11выход ков ыходом блока формирования цикла иэмерения..Обручар Корр Редактор Н.Гунько Заказ 6602/38 оизводственно-полиграфическое предприятие,г.ужгород,ул.Проектная,4 Тираж 847НИПЧИ Государственногопо делам изобретений13035, Москва, Ж, Р Подписное комитета СССР открытий ушская наб., д.4