Преобразователь полярных координат вектора в прямоугольные

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ополнительное к авт, свид-ву(51) М, Кл. б 06 д 7/2 21) 2006771/18-24 Заявлено 19.03.7с присоединением явкиГасударственный комитет Совета Министров СССР ао делам изобретений 3) Приоритетпубликовано 15,03.75, Бюллетень10ата опубликования описания 23.07.75 3) УДК 681,333;5(71) Заявитель А. Н, Кукуш Солома язанскии радиотехническии инсти Т ВЕКТОРА(54) ПРЕОБРАЗОВАТЕЛЬ ПОЛЯРНЫХ КООРВ ПРЯМОУГОЛЬНЪЕ чертеже приведена схема преобразоваИзо брет ки и вычи Извести динат век схему фор подключе схем И умножени ИЛИ ителя. Он содержит 1, импульсно-п 3, схему ИЛИ мутатор 6, дел 9, блок памяти тов 11. Преобр восгроизвформирования стро льные схемы И 2 ок умножения 5, к астоты 7 и 8, триг ереключатель квадр схему тенциа 4,бл ители ч 10 и п и мерслужит координа висим остей ов 1 п; ,= осоз 11,еняться в ин оразрядным тся частотойазователь едения за Х= -тервале 0,2 тс параллельнымповторения имизм мног адае где у может15 и задаетсякодом, а о зпульсов.В устройстмножительно20 нусной завистервале 10, -нию:-син имо /2,Х= ов 1 п"У:. о сов т .реализации (1) во всем диапа я у дополнительно формируютс и з 1 дп У, а также управляющи еспечивающие коммутацию ре онального преобразования в Для менени з 1 дпХ лы, об 30 функцизоне изя знаки е сигнаультатаканалы ение относится к области автоматислительной техники.ы преобразователи полярных коортора в прямоугольные, содержащие мирования стробов, выходы которой ны к потенциальным входам двух и к управляющим входам блока я, блок памяти, триггер, схему коммутатор. Недостатком известных устроиств является их относительная сложность.Предложенный преобразователь отличается от известных тем, что в нем установочный и счетный входы триггера подключены соответственно ко входу устройства и одному из выходов схемы формирования стробов, а его выходы соединены с третьим и четвертым управляющими входами коммутатора и с управляющими входами блока памяти, потенциальные входы которого подключены к шинам старших разрядов входного кода, импульсные входы - к шинам опорных частотных составляющих, а выходы - к импульсным входам схем И. Выходы схем И подключены через схему ИЛИ к импульсному входу блока умножения, потенциальные входы которого соединены с шинами младших разрядов входного кода, а выход подключен к информационному входу коммутатора. осуществляется реализаци усной и множительно-коси тей при изменении у в ин что равносильно формироваз 1 п и соз в соответствии с формулами приведения.В основу моделирования синусной и косинусной зависимостей в интервале О, т/21 положен метод аппроксимации функции поли- номом Лагранжа в кусочно-линейной форме;з 1 п;=Уг+4+1, (3) ЕЕ.,1 ( ( ТЕ Тг-;1 (е Тг+1 (е Тг 41 - Т ( - ТЕСОЗ ", = Ле-г.сг + м-г(г;-1 - Те ТЕ-,1 - (Егде 1=1, 2, ,ег текущий номер интерваларазбиения оси 7;Яе - ординаты в г-м узле аппроксимации функции синусана интервале О, -/21.Моделирование интер поли рующих множиТЕ с 1 Тгтелейи осуществляетсяТг+1 - Те ТЕ+1 - Теиспользованием соответственно обратного ипрямого кода младших разрядов Л/Те, Действительно, при представлении этой части разрядов прямым кодом имеемРЕТ) Е (ф А+1 - Лт, а обратным + гДе ДЖТ = (ЛТ)е+1 - (У;),Значения частот, моделирующих ординатыЛг, хранятся в блоке памяти 10. Наборы частот выбираются в соответствии с кодом номеРа интеРвала (УТе)г и УпРавлЯющими сигналами Р, и Рг, обеспечивающими необходимое подключение к выходу блока памяти частот для формирования синуса и косинуса всоответствии с выражением (3).Входная частота Рпоступает на схемуформирования стробов 1, которая вырабатывает четыре одинаковых интервала временитг т 3 и т 4. В течение первых двух (те,//тг) формируется з(п 7, а в течение вторых (т 3/т 4) - соз у, Управление осуществляется выходными сигналами триггера 9, срабатывающего по заднему фронту (тг/т 4), которые обеспечивают работу блока памяти 10 прямым или обратным кодом (Л"у)е, определяющим интервал аппроксимации для подключения на входы схемы И 2 и 3 частот г-го или (ег - г)-го интервала коммутацией выходов блока памяти 10.Выбранные частоты заполняют интервалы времени (тг - т 4), обеспечивая формированиеРггчисло-импульсных, кодов Же =, которые поступают на вход блока умножения 5. Умножение на прямой или обратный код младших разрядов Леу осуществляется в соответствии с управляющими сигналами (т(/т 3) и (т /т 4) со схемы формирования стробов 1, причем по сигналч (те/т 3) производится умножение на прямой, а по сигналу (тг/т 4) - на обратный код Л(7.Число-импульсные коды с выхода блокаумножения 5, имеющие видГгг / гу - (ЛЕТ)Е5лтмоделируют слагаемые выражения (3). В соответствии с управляющими сигналами Р, и Рг триггера 9, определяющими моменты формирования з 1 пу и созу), и управляющими сигналами переключателя квандрантов 11, вырабатываемыми согласно формулам приве- дения Р, = ( - ) / (3 -- 2 и), = (- -) 15 е ( гг ( Т )1.,1гдм гжл г Л - (г 1 е )Е ф . "и-Е+1 (дгт )Е+1 -+ г, дл Делители частоты 7 и 8 служат для приведения диапазона выходных частот Ри Рвсоответствие с частотным диапазоном Риобеспечения в них относительно равномерного распределения импульсов,В устройстве значения входных переменныхпредставляются в следующем диапазоне:О (Р, (Р"максО (Л/т (2,бОгде Ромакс определяется требуемой точностью,частотой работы элементов и значением тактовой частоты (Ромакс(0,25 Рт), причем непредъявляется каких-либо требований к пульб 5 сации входного сигнала,в коммутаторе б обеспечивается подключение выхода блока умножения 5 ко входам дели О теля частоты 7 синуса (Р, Р 4/Рг Р,) и делителя частоты 8 косинуса (Р, Р 3/Рг Р 4), где Рг=т 1/тг, а Рг=тг/т 4Переключатель квадрантов 11 кроме управляющих сигналов Р 3 и Р 4 формирует еще и знак фчнкций согласно формулам приведения:З 1 дПЗ 1 П)О, ЕСЛИ ( О -- 1( ЧЕ( -- тт 1,игессе)0, если (О -- 1(3 -- 2) .30Учитывая, что формирование число-импульсных кодов, моделирующих з(п 1 е в интервал времени (те - т,) и созу) в интервал (т 3 - т 4), осуществляется с приходом импульсов Р средние значения частот на входах делителей частоты 7 и 8 соответственно равны:463986 Предмет изобретения Составитель А. Маслов Техред М. Семенов Корректор Л. Котова Редактор Е. Семанова Заказ 1719/15 Изд. М 1206 Тираж 679 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д. 4/5Типография, пр. Сапунова, 2 Преобразователь полярных координат вектора в прямоугольные, содержащий схему формирования стробов, выходы которой подключены к потенциальным входам двух схем И и к управляющим входам блока умножения, блок памяти, триггер, схему ИЛИ и коммутатор, первый и второй управляющие входы которого соединены с соответствующими выходами переключателя квадрантов, а выходы подключены к выходным делителям частоты, отличающийся тем, что, с целью упрощения преобразователя, в нем установочный и счетный входы триггера подключены соответственно ко входу устройства и одному из выходов схемы формирования стробов, а его выходы соединены с третьим и четвертым управляющими входами коммута тора и управляющими входами блока памяти,потенциальные входы которого подключены к шинам старших разрядов входного кода, импульсные входы - к шинам опорных частотных составляющих, а выходы - к импульсным 10 входам схем И, выходы схем И подключены через схему ИЛИ к импульсному входу блока умножения, потенциальные входы которого соединены с шинами младших разрядов входного кода, а выход подключен к 15 информационному входу коммутатора,