Логический элемент

Оп ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВЙДЕТЕДЬСТВУ Союз СоветскихСоциалистиыесмихРеспублик,07.72 (21) 1812535/пением заявки 22) Заявлено 1 с присоед 1) М, Кл. Н 03 к 19/08 осудорстаенныи наиитетСовото Мнннстрао СССРоа данаи изобретенийн открытий5, 11,74 юллет та опубликования описания 1512.е 4 ВПТУ Щ ЩЩ(72) Автор изобретен ЛОГИЧЕСКИЙ Ж 71) Заявитель МОСКОВСКИЙ ОРДЕНа инженерно-фиИзобретение относится к вычис-лительной технике и цифровой автоматике, в которых подобные логические элементы применяются в арифметических и управляющих устройствах ЦВМ, устройствах преобразования аналог-код, различных коммутаторах, выполняющих свои функции при относительно низких логических сигналахВ известных логических элементах используют токовые ключи на транзисторах со связанными эмиттерами, переключение которых осуществляется при помощи тактовых импульсов при подаче на вход сигналов.Однако использование токовых ключей обусловливает большое число источников питания, большую потребляемую мощность, нйзкую тепловую стабильность, а также сложность элемента.Целью изобретения является уменьшение потребляемой мощности и упрощение элемента. рудового Красного Знамениеский институт 2для этого в элементе база первого логического транзистора соединена с коллекторами остальных логических транзисторов.5 Изобретение пояснено чертежами.На фиг.приведена принципиаль.ная электрическая схема элемента;на Фиг . 2 - временные диаграммы.логический элемент содержит ло 1 о гические транз,1 сторы 1,2,3,М, транзисторы 5,Ь триггера, резистор 7,установлейный в коллекторной цепйлогических транзисторов и в цепиинверсного выхода триггера, резистор 8, установленный в цейи прямого вйхода триггера, резистор 9,установленный в эмиттерной цепилогических транзисторов, резисторЦ), установленный в эмиттерной цепи транзисторов триггера, выходы11, 12, 3 логических транзисторов,инверсйый выход 14 триггера, прямой выход И триггера.Иоллелхооы логических гоеыел3сторов 1, 2; 3 обърдинены с коллектором транзйстора э триггера и кточке объединения подключен резистор 7. Коллектор первого логического транзистора М объединен сколлектором транзистора о и базойтранзистора 5 и к точке объединения подключен резистор 8, К резисторам 9 и О, установленным вэмиттерных цейях, подключаются исочники импульсного питания б и7, напряжения которых равны Ы . иБ . соответственно.Логический элемент работает следующим образом,До подачи входного сигнала, когда на входах , 2, 1 Ы держитсяниопик уровень крайзискоры 1, 2, 3закрызы и кок зы нипульсногс пйланил оь исзочника 16 прсзекаез через транз; стор М и резистор 8, создавая низкое напряжение на базетранзистора 5.Носле смены фаз напряжении юи 12 импульсного 11 итания ток потечет через открытый транзистор б,поддерживая низкий уровень, принятый за логический нуль на йрямомвыходе триггера и, следовательно,ПОДДЕРжИВан ВьвСОК 11 Ь УРОЬЕНЬр ПРИЙЯтый за логическую еиницу, йа инверсном выходе.1 йОСЛЕ ВКЛЮЧЕНИЯ ВХОДНОГО СИГНаЛаУм =на один из входов Х 1,12, 3 в момент Ь , когда фаза л, : О, выходное найряжениеподдерживается на прежнем уровне втечение половины такта.Ы момент 1 ток будет протекатьчерез Открытый транзисторили3) и резистор 7 как в Обычном токовом ключе, имеющем регенеративнуюобратную связь), Следовательно, получим на выходе 1 м Йьв, = О, Йавыходе 5 7 ььхр. = 1, 3 момейт Ь ,КОГДа Л : О, ВКЛЮь 1 аЕтСН НаПРЯжЕние Кг , обесйечивая протекание тока через резистор 7 и запоминаниеинормации, поданнои на вход. Токв этом случае будет протекать через транзистор , а не б в связи стем, что напряжейие на базе транзистора б сохраняется на низкомуровне . Такое запоминание низкогоуровня объясняется тем, что емкостьперехода коллектор=база транзистора 5 не успевает перезарядиться присмене Фаз. Аналогичной памятью обладает и емкость перехода коллекторбаза транзистора ь.Влагодаря двойнои емкостной памяти уменьшается влияние разбросапараметров и снижаются требования к45 5 О 55 Логический элемент, содержащий триггер на транзисторах со связанными эмиттерами, соединенными с шинои импульсного питания, и логические транзисторы со связанными эмиттерами, подключенными к другой шине импульсного питания, причем коллектор первого логического транзистора соединен с базой одного из транзисторов триггера, у которого коллектор соединен с коллекторами остальных логических транзисторов, подключенных базами к входным шинам, о т л и ч а ю щ и й с я тем, что, с целы уменьшения потребляемсй мощйости и упрощения, в нем база первого логического транзистора соединена с коллекторами остальных логических транзисторов. 4фронтам импульсов питания11 осле момента 1 состояние логического нуля на прямом выходе триггера может храниться неограниченнодолго: благодаря чередованию фаз5 напряжений Е, Ж:у ток в этом случаепротекает через резистор 8. Черезрезистор 7 протекает при этом относильно малый ток базы, поэтому наинверсном вйходе храйится также10 неограниченно долго состояние логической единицы (и наоборот) .Элеме 11 т разработан специальнодля работы от импульсных источников питания и теряет работоспособ 15 ность при замене источников импульсного напряжения 1 б, 7 источником постоянного тока,Из рассмотрения принципа дейст-.вия следует, что элемент является2 О логическим йолутактовым элементом,создающим задержку сигнала на половину периода, т .9. выполняющим функцию синхронйого полутактовогоА=триггера наряду с функцией "ИЛИ 25 ЕЕ-ИЛИ"Ало создания тактового синхронного Я=триггера, т.е. для получения аадержки на полныи период, необходимо иметь два полутактовйхзо элемента: инверсный выход первого,питающегося от напряжений Е, Е ,коллен Сыпь включен на виол взорого элемента с инверсным фазовым питанием (К , Ез 5 11 редложУеннй элемент имеет логические входы и обеспечивает возможность выполнения логической функции"МЛИ-НЕ-ИЛ 11", он характеризуетсялогической гйбкостью, имеет прямой4 о и инверсный выходы, сравнительнонизка потребляемая мощность .ПРКдЫЛТ ИЗОБРЕТЕНИЯфиг.1 Составитель Д ццщС 1 ПРедаКор Техред МцсимО Корректор И, А д- Н И 4 "тЫ т Ае дИНЬКОВСКИИ.р Д Изд. Рй б/ Тираж 8//Подписное Ц 11 ИИПИ Государственного комитета Совета Министров СССРпо делам изобретений н открытыйМосква, 113035, Раушская наб 4 Заказ Предприятие Патента, Москва, Г.59, Бережковская наб., 24