Суммирующая линия задержки

Союз Советских Социалистических РеслубликГосударственный комите Совета 1 йинистроа СССР во делам иэаоретений и открытий(53) УДК 681.335(088 иковано 15.03.7 Дата опубликования описания 15.08.7 72) Автор изобретения(54) СУММИРУЮЩАЯ ЛИНИЯ ЗАДЕР адеж 1Изобретение относится к области автоматики и вычислительной техники.Известны суммирующие линии задержки, содержащие последовательно соединенные аналоговые регистры сдвига на последовательно включенных ячейках памяти, выходы которых соединены с и входами устройства. Каждая ячейка памяти содержит входной буферный усилитель зарядного тока, соединенный через ключ с конденсаторным накопителем и выходом ячейки памяти. Управляющие входы ключей соединены с соответствугощими противофазными выходами генератора тактовой частоты.Предложенное устройство отличается от известных тем, что в него введены 2 п двухпозиционных электронных переключателя, управляющие входы каждой пары которых соединены с соответствующими выходами генератора тактовой частоты. Один вход каждого двух- позиционного электронного переключателя подключен к выходу источника суммируемого сигнала, а другой вход - к шине цулевого потенциала. Выход каждого нечетного двухпозициоцного электронного переключателя через дополнительный конденсаторный накопитель соединен с выходом ячейки памяти предыдущего разряда регистра. Выход каждого четного двухпозиционного электронного переключателя подключен через аналогичный конденсаторный накопитель к выходу ячейки памяти последующего разряда регистра.Это позволило повысить точность и нность работы устройства.5 Блок-схема устройства приведена на чертеже.Устройство содержит аналоговые регистрысдвига 1 и 2, ячейки памяти 3 - 6, каждая из которых содержит входной буферный усили- О тель зарядного тока 7, ключ 8 и конденсаторный накопитель 9, а кроме того, генератор тактовой частоты 10, 2 п двухпозиционных электронных переключателя 11 и 12 и дополнительные конденсаторные накопители 13 и 14.5 Устройство работает следующим образом.Цикл управления ячейками памяти 3 - 6 состоит из двух интервалов (полуциклов): ввод - заряд конденсаторного накопителя 9 мгновенным значением напряжения входно- О го сигнала, и запоминание - фиксация напряжения, оказавшегося на конденсаторном накопителе 9 в момент окончания предыдущеГо полуцикла,Ячейки памяти 3 - 6 с четными и нечетными 25 номерами управляются в противофазе, обеспечивая последовательную передачу периодических выборок амплитуды сигнала вдоль аналогового регистра сдвига 1 и 2.Двухпозиционные электронные переключа тели 11 и 12 переключаются синхронно с клю3чами 8 ячеек памяти 3 - 6, фаза управляющих ими сигналов тактовой частоты выбирается таким образом, чтобы подключение ко входам сигналов У и У совпадало с размыканием ключа 8 в ячейке памяти 4 и его замыканием в ячейке памяти 5.Сигнал, проходящий по аналоговому регистру сдвига 1, представляет собой напряжение Увх, квантованное по времени с тактовой частотой и сдвинутое на т соответственно пройденному числу ячеек памяти 3 и 4, В ячейке памяти 3 в течение полутакта 1;(1(1, очередная выборка этого сигнала, проходя через буферный усилитель зарядного тока 7 и замкнутый в это время ключ 8, заряжает конденсаторный накопитель 9. В течение следующего полутакта 1,(1(1, эта выборка запоминается в ячейке памяти 3 (ее ключ 8 разомкнут) и одновременно вводится в ячейку памяти 4, заряжая через ее замкнувшийся ключ 8 и подключенный к заземленному входу электронный переключатель 11 конденсаторные накопители 9 и 13, которые в это время образуют параллельную цепь, включенную между точкой А и шиной нулевого потенциала. В момент 1, ключ 8 в ячейке памяти 4 размыкается, а электронный переключатель 11 перебрасывается на вход сигнала Уь после чего конденсаторные накопители 9 и 13 образуют последовательную цепь, включенную между источником напряжения У 1 и шиной нулевого потенциала. Происходит перераспределение зарядов, в результате которого напряжение в точке А становится равным: где С и Са - соответственно емкость конденсаторных накопителей 9 и 13.Одновременно с этим в ячейке памяти 5 напряжение У через буферный усилитель зарядного тока 7 и замкнутый ключ 8 передается в точку Б. При этом основной конденсаторный накопитель 9 ячейки памяти 5 заряжается этим напряжением, а ее дополнительный конденсаторный накопитель 14 заряжается разностью напряженией К - Уг. В следующий момент 1; происходит обратный переброс ключа 8 и электронного переключателя 12, и в течение интервала 1;(1(1; конденсаторные накопители 9 и 14 образуют параллельную цепь, включенную между шиной нулевого потенциала и входом ячейки памяти 6. 25 зо 35 40 45 5 О 55 4В результате перераспределения зарядов напряжение в точке Б становится равным;Б -- А - Кьа - ах + КФ - КгРгс,Ка -)3 Г 4где Са и С - соответственно емкости конденсаторных накопителей 9 и 14.После запоминания со сдвигом на полутактв ячейке памяти 6 сигнал приобретает форму с тремя сглаженными пиками, котораявоспроизводится сигналом Ивна выходеаналогового регистра сдвига 2 с запаздыванием топределяемым числом ячеек от точкиЪ до выхода аналогового регистра сдвига.1 аким образом, напряжение на выходе устройства представляет собой взвешенную сумму взаимно сдвинутых сигналов /вх, /1 и (4,Условием нормальной работы устройства является безынерционность перезаряда конденсаторных накопителей 9, 13 и 14 по сравнению с длительностью полутакта. Предмет изобретенияСуммирующая линия задержки, содержащая последовательно соединенные аналоговые регистры сдвига на последовательно включенных ячейках памяти, выходы которых соединены с и входами устройства, каждая ячейка памяти выполнена на буферном усилителе зарядного тока, соединенном через ключ с конденсаторным накопителем и выходом ячейки памяти, причем управляющие входы ключей соединены с соответствующими противофазными выходами генератора тактовой частоты, отличающаяся тем, что, с целью повышения точности и надежности работы линии задержки, в нее введены 2 и двухпозиционных электронных переключателя, управляющие входы каждой пары которых соединены с соответствующими выходами генератора тактовой частоты, один вход каждого двухпозиционного электронного переключателя подключен к выходу источника суммируемого сигнала, а другой вход в к шине нулевого потенциала, причем выход каждого нечетного двухпозициопного электронного переключателя через дополнительный конденсаторный накопитель соединен с выходом ячейки памяти предыдущего разряда регистра, а выход каждого четного двухпозиционного электронного переключателя подключен через аналогичный конденсаторный накопитель к выходу ячейки памяти последующего разряда регистра,420095 ЕоР с ттжи.ое с ющуцап 1 ельным баем деленым бегомдлЫА рректор И, Позняковская Редакт Семако Тираж 811та Совета Министри открытиикая наб., д. 4/5 ПодписноеСССР Составитель Ю. Козловехред Л. Богданова Заказ 1910/9 Изд Мз 1389ЦНИИПИ Государственного комипо делам изобретенМосква, Ж, Рауш Гипография, ир. Сапунова, 2,ЮхеРс лсимищепьным еесемРщйе 5