Датчик обратной связи для устройств управления с шаговыми двигателями

408279 ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскиХ Социалистицеских РеспубликЗависимое от авт. свидетельстваЗаявлено 04 Л,1972 ( 1734625/18-24)с присоединением заявкиПриоритетОпубликовано 10.Х 1.1973. Бюллетень47Дата опубликования описания 23.1 Ч.1974 М. Кл. 6 05 Ь 21/02 Гасударственный комитет Совета Министров СССР по делам изобретений и открытийЗаявитель ДАТЧИК ОБРАТНОЙ СВЯЗИ ДЛЯ УСТРОЙСТВ УПРАВЛЕНИЯ С ШАГОВЫМИ ДВИГАТЕЛЯМИ Изобретение относится к автоматическому управлению и предназначено для использования в системах и устройствах управления с щаговыми двигателями,Известны датчики обратной связи для устройств управления с шаговыми двигателями, содержащие распределитель импульсов, выходы которого подключены к обмоткам статора шагового двигателя. Описываемый датчик отличается тем, что он содержит триггеры памяти, выходную ячейку ИЛИ, ячейку разрешения ИЛИ, инверторы разрешения и управления, трехвходовые ячейки И, входную и промежуточные ячейки И, причем выходы распределителя импульсов подключены соответственно к первым входам промежуточных ячеек И и трехвходовых ячеек И, вторые входы которых попарно соединены с выходами триггеров памяти, а третьи - со входом распределителя импульсов, к которому подключена входная ячейка И; вторые входы промежуточных ячеек И соединены с выходом инвертора управления, который подсоединен к первому входу входной ячейки И, выходы промежуточных ячеек И соединены непосредственно со входами триггеров памяти и через ячейку разрешения ИЛИ и инвертор разрешения - со вторым входом входной ячейки И, выходы трехвходовых ячеек И подключены ко входам выходной ячейки ИЛИ.Это позволяет упростить и повысить надежность датчика.5 На чертеже показана функциональная схема описываемого датчика.Схема содержит обмотки статора шаговогодвигателя 1, распределитель 2 импульсов, триггеры 3 памяти, выходную ячейку 4 10 ИЛИ, промежуточные ячейки 5 И, ячейку6 разрешения ИЛИ, инвертор 7 разрешения, входную ячейку 8 И, трехвходовые ячейки 9 И, инвертор 10 управления, выходную шину 11, знаковую шину 12, шину 13 прямой ход, 15 шину 14 реверс и шину 15 вход.При фиксированном состоянии шаговогодвигателя, т. е, отсутствии отработки шагов, па входной шине и на входной ячейке 8 присутствует нулевой уровень, который через ин вертор 10 управления разрешает прохождениесигналов через промежуточные ячейки 5 1 Л.В этом случае сигналы с выходов распределителя 2 импульсов поступают на входы триггеров 3 памяти, устанавливая их в состояние, 25 соответствующее тому, какая обмотка шагового двигателя 1 находится во включенном состоянии, Выходы триггеров 3 памяти подключены так, что после перезаписи информации с выходов распределителя 2 импульсов 30 на вторых входах трехвходовых ячеек 9 Иприсутствует нулевой уровень, запрещающий прохождение сигналов через эти ячейки. При поступлении пачки импульсов входной информации передний фронт первого импульса, проходя инвертор 10 управления, запрещает прохождение сигналов через промежуточные ячейки 5 И, отключая входы триггеров памя"и от выходов распределителя 2 импульсов, После полного отключения триггеров 3 памяти, т. е. появления на выходах всех промежуточных ячеек 5 И нулевых уровней, на выходе ячейки 6 ИЛИ разрешения проявляется нулевой уровень, который, проходя через инвертор 7 разрешения, разрешает прохождение сигналов через входную ячейку 8 на распределитель импульсов, формирующий на своем выходе сигнал, соответствующий отработке шага. В этом случае появляется неравнозначность между одним из состояний триггеров 3 памяти, который запомнил предыдущую информацию, и выходами распределителя импульсов, отработавшими информацию, соответствующую одному шагу поворота ротора шагового двигателя 1. В этом случае входной импульс проходит через одну из трехвходовых ячеек 9 И на выходную шину устройства 11.После окончания действия входного импульса через инвертор 10 управления разрешается перезапись нового состояния с выходов распределителя импульсов на триггеры 3 памяти. Сигнал на выходе выходной ячейки ИЛИ исчезает, а инвертор разрешения формирует на входе входной ячейки 8 И запрещающий уровень, С поступлением следующего импульса в пачке входной информации цикл повторяется, формируя при исправной работе распределителя импульсов и целостности обмоток шагового двигателя унитарный код, полностью соответствующий количеству импульсов в пачке, поступающей на вход распределителя импульсов. При неисправной работе распределителя 2 или обрыве одной или нескольких обмоток шагового двигателя 1 унитарный код на выходной шине 11 устройства отсутствует.При ошибке в поступлении входной информации значение этого кода позволяет учитывать 5 ошибку в отработке угла поворота ротора шагового двигателя 1 и устранить ее в следующем такте работы. Для определения направления вращения ротора снимается сигнал с шины 12 управления распределителя импуль сов. Этот сигнал вместе с унитарным кодом,поступающим с выхода выходной ячейки 4 ИЛИ позволяет учитывать в блоках программирования и сравнения не только угол поворота ротора, но и направление вращения.15Предмет изобретенияДатчик обратной связи для устройств упправления с шаговыми двигателями, содержащий распределитель импульсов, выходы кото рого подключены к обмоткам статора шагового двигателя, отл и ч а ю щ и й с я тем, что, с целью упрощения и повышения надежности, он содержит триггеры памяти, выходную ячейку ИЛИ, ячейку разрешения ИЛИ, инвер торы разрешения и управления, трехвходовыеячейки И, входную и промежуточные ячейки И, причем выходы распределителя импульсов подключены соответственно к первым входам промежуточных ячеек И и трехвхо довых ячеек И, вторые входы которых попарно соединены с выходами триггеров памяти, а третьи - со входом распределителя импульсов, к которому подключена входная ячейка И, вторые входы промежуточных 35 ячеек И соединены с выходом инвертора управления, который подсоединен к первому входу входной ячейки И, выходы промежуточных ячеек И соединены непосредственно со входами триггеров памяти и через ячейку 40 разрешения ИЛИ и инвертор разрешения -со входом входной ячейки И, выходы трехвходовых ячеек И подключены ко входам выходной ячейки ИЛИ.