Аналого-цифровой преобразователь

Союз Советских Социалистических РеспубликЗависимое от авт. свидетельствавлено 21.1.1971 (М 1618917/2 л. Н ОМс 13/1 ением заявки-присо риоритет Кйаитет по делам зобретений и открытий при Совете Министров СССРлетень15,111,1973 бликовано 08 1.1973. Б 81,325 (088.8) Дата опубликования описа вторызобретения аявительВ. Н, Ермаченков, В. И. Егоров и Г. М. Зайднер осударственный всесоюзный центральный научно-исследовательский институт комплексной автоматизации-:1 с с.,; с" Д ГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ А да выаждом о форИзобретение относится к импульсной технике и может быть использовано для преобразования вида у=кхз и у=кх,Известны аналого-цифровые преобразователи (АЦП), содержащие регистр кода, преобразователь цифра-аналог, нуль-орган, генератор импульсов, распределитель, логическиесхемы И и ИЛИ,Однако для осуществления функционального преобразования требуются дополнительные аналоговые блоки.С целью расширения функциональных возможностей в предлагаемый преобразовательвведены сдвиговый регистр, регистр квадратов, сумматор, коммутатор, причем выходы 15распределителя, начиная со второго, подключены через первые логические схемы И ковходам четных разрядов сдвигового регистраи через логические схемы ИЛИ - ко входамчетных разрядов сумматора, другие входы логических схем ИЛИ соединены с выходамичетных разрядов регистров квадратов, выходы нечетных разрядов которого подключены ксоответствующим разрядам сумматора, вторыевходы последнего соединены с соответствующими выходами сдвигового регистора, а выходы через вторые логические схемы И подключены ко входам регистра квадратов; однивходы коммутатора соединены с выходамисумматора, другие входы которого подключе ны к выходам регистра кода, а выходы - через преобразователь цифра-аналог соединены со входом нуль-органа, выход которого подключен ко вторым входам первых и вторых логических схем И.На чертеже приведена блок-схема предлагаемого преобразователя.Для получения функционального ко числяют квадраты линейного кода на к шаге поразрядного уравновешивания п муле А, =(А+В,)+2 Ат тВгде А; - значение линейного кода на т-ом шаге уравновешивания;В;=А; - А; т, т, е. значение кода, прибавляемого к линейному коду на -ом шаге.Сумма А; т и Вз; не дает переносов и может быть получена обычным логическим сложением на схемах ИЛИ. Удвоенное произведение 2 А; тВт представляет собой А; т, сдвинутое на (т - 1) разрядов вправо,Устройство работает следующим образом.Сигнал Признак датчика управляет и-разрядным коммутатором 1, пропуская на входы преобразователя 2 цифра-аналог линейный код с триггеров Тт - Трегистра т кода или квадратичный с и старших разрядов т-разрядного сумматора 4, где т - определяется требуемой точностью функциональногопреобразования и может быть выбрана в пределах а(т(2(п - 1). В зависимости от принятого кода преобразователь 2 формирует линейное или функциональное компенсирующее напряжение Удля сравнения с измеряемой величиной У,. Если 0)У, вырабатывается сигнал на выходе а нуль-органа б, а если l,(У, вырабатывается сигнал на выходе б.Распределитель б управляющих импульсов, принимая импульсы с генератора 7 импульсов, записывает в триггера Т - Трегистра 3 кода поочередно 1, начиная со старшего разряда, Получаемые коды на каждом шаге поразрядного уравновешивания через п-разрядный коммутатор 1 поступают на преобразователь 2, с выхода которого Уи поступает на нуль-орган б для сравнения с У,. Если У,(Уто сигнал с выхода а нуль-органа б через схемы 8 И сбрасывает триггер Т; в 0. Если У) Ун, то триггер Т; остается в 1. Таким образом, на последнем шаге поразрядного уравновешивания в триггерах Т - Трегистра 3 формируется линейный код. Одновременно с линейным формируется код, равный квадрату линейного.К моменту начала оцифровки устройство находится в нулевом состоянии. Сигнал с первого выхода распределителя б через схему ИЛИ 9 поступает на вход т-разрядного сумматора 4, где суммируется с нулевыми значениями т-разрядного регистра 10 квадратов и т-разрядного сдвигового регистра 11, т. е. в сумматоре 4 получаем квадрат первого значения уравновешиваемого линейного кода.В зависимости от результата сравнения У, и У, если У,) Утогда по сигналу с выхода б нуль-органа б содержимое сумматора 4 перезаписывается в регистр 10 квадратов через вторые логические схемы И 12 и запись 1 во второй разряд сдвигового регистра 11 через первые логические схемы И 13 сразу после выполнения сдвига. Если У,(1 тогда по сигналу с выхода а нуль-органа б сбрасывается триггер Т; регистра 3 линейного кода.На каждом шаге поразрядного уравновешивания в т-разрядном сдвиговом регистре 11 формируется и хранится удвоенное произведение для сложения в сумматоре 4 с суммой квадратов, которая формируется логическим сложением 1-го выхода распределителя б с 2-ным разрядом регистра 10 квадратов, в котором хранится квадратичный код предыду шего шага уравновешивания.При преобразовании линейной у=кх ифункциональной величины вида у=к/ х на вход, преобразователя 2 цифра-аналог поступает код с триггеров Т - Т, регистра 3, ре зультат снимается с регистра 3 в первом случае и с регистра 10 квадратов во втором случае.При преобразовании функциональной величины вида у=кх на входы преобразователя 2 15 цифра-аналог поступает код с сумматора 4,а результат снимается с линейного регистра 3. Предмет изобретения20 Аналого-цифровой преобразователь, содержащий регистр кода, преобразователь цифрааналог, нуль-орган, генератор импульсов, распределитель, логические схемы И, ИЛИ,отличающийся тем, что, с целью расширения25 функциональных возможностей устройства, внего введены сдвиговый регистр, регистр квадратов, сумматор, коммутатор, причем выходыраспределителя, начиная со второго, подключены через первые логические схемы И ко30 входам четных разрядов сдвигового регистраи через логические схемы ИЛИ - ко входамчетных разрядов сумматора, другие входы логических схем ИЛИ соединены с выходамичетных разрядов регистра квадратов, выходыЗ 5 нечетных разрядов которого подключены ксоответствующим разрядам сумматора, вторыевходы последнего соединены с соответствующими выходами сдвигового регистра, а выходы через вторые логические схемы И под 40 ключены ко входам регистра квадратов; однивходы коммутатора соединены с выходамисумматора, другие входы которого подключены к выходам регистра кода, а выходы - через преобразователь цифра-аналог соединены45 со входом нуль-органа, выход которого подключен ко вторым входам первых и вторыхлогических схем И, 365830Составитель И, Степанов Редактор Т. Морозова Техред Л. Богданова Корректоры: Л. Царькова и И, Божко Заказ 531/14 Изд.1169 Тираж 780 Подписное ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Ж, Раушская наб., д. 4/5 Типография, пр. Сапунова, 2