Устройство для оптимизации режимов работы интегрирующих частотомеров

309364 Сова Советских Социалистических РеспубликЗависимое от авт. свидетельства-МПК 6 06 15,3 влено 06,111,1970 ( 1408836/18-24) с присоединением заявкииоритет Номитет по деламобретений и открытийри Совете МинистровСССР 71, Бюллетень22 УДК 681.публиковано Дата опубликования описания 1 З.И 11.1971 Авторы зобретен. Донецкая, Д аявител УСТРОЙСТВО ДЛЯ ОПТИМИЗАЦ ИНТЕГРИРУЮЩИХ ЧА РЕЖИМОВ РАБОТЬТОМЕРОВ цифровым измери. Изобретение о тельным прибор Известны уст жимов работы и содержащие бло ключей, блок вь мяти и блок уп устройства недотносится кам.ройства днтегрирую к цепей счисленияравления.статочно ля оптимизации рещих частотомеров,совпадения, блок 5 разности, блок паОднако известные точны. 5 1,4 Г )Р, Ленинградский политехнический Предложенное устройство отличается тем, 1 что в нем блок цепей совпадения, блок ключей, блок вычисления разности и блок памяти соединены в замкнутую кольцевую схему. Вход блока ключей соединен со входом частотомера, выходы блока памяти подключены к 1 выходным зажимам, выходы блока управления соединены со входом блока цепей совпадения, со входами сброса и знака блока вычисления разности, со входом сброса генератора образцовых тактовых частот частотомера 2 и со входами сброса и переписи блока памяти. Входы блока управления подключены к выходу перехода через нуль блока вычисления разности и ко входу блока управления частотомером. Это позволяет повысить го;- 25 ность исследования процессов,На фиг. 1 приведена блок-схема устроиства;на фиг. 2 - график, поясняющий принцип егоработы; на фиг. 3 - временные диаграммы. 30 иков и Ю. В. Ситкинститут имени М. И, Калин Устройство содержит блок совпадения 1, блок ключей 2, блок вычисления разности 3, блок памяти 4 и блок управления 5, Входом устройства является вход б блока ключей.Блоки 1 - 4 соединены в кольцо при помощи межблочных связей (выходов) 7 - 1 О, причем число и связей между каждыми двумя блоками равно числу возможных в данном интегрирующем частотомере значений времени интегрирования.Остальные связи между блоками 1 - 5 определены позициями 11 - 18,Вход 6 блока ключей соединен со входом интегрирующего частотомера, а выход 9 блока памяти, являющиеся выходами устройства соединены с входами блоков ключей частотомера (на чертеже не показаны), устанавливающих текущий режим работы. Вход 11 блока 5 соединен со входом блока управления работой частотомера (на чертеже не показан), а выходы 12, 13, 15 - 18 блока 5 со входами блоков 4, 3 и 1. Кроме того, выход 15 блока 5 соединен с шиной сброса генератора образцовых тактовых импульсов частотомера, а выход 14 блока 3 со входами блоков 4 и 5.Математической основой алгоритма оптимизации является соотношениеЗаказ 2195/11 Изд.963 Тираж 473 ПодписносЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская иаб д, 45Типография, пр. Сапунова, 2этом длительность времени интегрирования в частотомере на следующих четырех тактах работы частотомера равна по-прежнему Ь;, а время анализа динамических свойств гроцесса в оптимизаторе Лт,=411;. Если ЬЖ)16, то в новом состоянии блока 4 отпирающий потенциал появится на одном из тех выходов 9, которые задают меньшее время интегрирования и анализа. Если ЬЖ(4, то в новом состоянии блока 4 отпирающий потенциал переместится на один из тех выходов 9, которые задают большее время интегрирования и анализа. Перед новым циклом работы оптимизатора блок 3 и генератор образцовых тактовых частот частотомера сбрасываются в нуль импульсом, приходящим с выхода 15 блока б.Выход 14 выведен со схемы перехода бчока 3 через нуль, Связь с выхода 14 блока 3 на блок б необходима для получения разности ЛУ в блоке 3 в прямом коде вне зависимости от знака этой разности, Связь с выхода 14 блока 3 на блок 4 используется для того, чтобы при измерении неизменяющейся во времени частоты обеспечить наличие открывающего потенциала на выходе 9, прп котором частотомер работает в режиме с максимально возможным временем интегрирования. Предмет изобретения5Устройство для оптимизации режимов работы интегрирующих частотомеров, содержащее блок цепей совпадения, блок ключей, блок вычисления разности, блок памяти и блок уп равления, отличающееся тем, что, с целью повышения точности исследования процессов, в нем блок цепей совпадения, блок ключей, блок вычисления разности и блок памяти соединены в замкнутую кольцевую схему, причем 15 вход блока ключей соединен со входом частотомера, выходы блока памяти подключены к выходным зажимам, выходы блока управления соединены со входом блока цепей совпадения, со входами сброса и знака блока вы числения разности, со входом сброса генератора образцовых тактовых частот частотомера и со входамц сброса и переписи блока па.мяти, а входы блока управления подключены к выходу перехода через нуль блока вычпс ления разности и ко входу блока управления