291329

10 15 20 25 30 35 40 45 50 55 16,постоянного напряжения Ущ. Интеграторы 12, 13, 14, 15 имеют индивидуальные разрядные устройства 17, 18, 19, 20 соответственно.Выходы схем сравнения 10 и 11 соединены с первым и вторым входами триггера 21, первый выход которого соединен с выходной клеммой 22 и управляющими входами разрядных устройств 8, 17 и 19, а второй выход триггера соединен с управляющими входами разрядных устройств 9, 18 и 20.Рассмотрим работу преобразователя, начиная с момента переброса триггера 21 в положение О, при котором на его первом выходе образуется напряжение низкого уровня У (см, фиг. 2), разрядные устройства 8, 17, 19 выключаются, а разрядные устройства 9, 18 и 20 включаются, вследствие чего интеграторы 7, 13 и 15 быстро разряжаются до нуля. Наоборот, в первом канале начинается рабочая стадия преобразования, причем процессы, протекающие в первом канале, определяют длительность данного полупериода.Входное измеряемое напряжение, смещенное на величину Ув суиматоре 2, начинает интегрироваться в интеграторе 6, вследствие чего его входное напряжение Уб (см. фиг. 2) нарастает от нуля по линейному закону в заьисимости от,величины входного сигнала. Одновременно производится интегрирование постоянного напряжения Ум, поступающего с источника 16 на вход интегратора 14, а с его выхода на интегратор 12. В результате выходное напряжение У. последнего начинает нарастать от нуля по квадратичному закону. В момент 1 ь когда выходное напряжение интегратора 12, поступающее на второй вход схемы оравнения 10, достигнет величины выходного напряжения интегратора 6, поступающего,на первый ее вход, схема сравнения 10 выдает сигнал, которым триггер 21 перебрасывается ь положение 1. При этом на первом выходе триггера формируется напряжение У высокого уровня, а на втором выходе триггера - низкого уровня. Вследствие этого разрядные устройства 8, 17 и 19 включаются, а разрядные устройства 9, 18 и 20 включаются, и начинается, вторая садия преобразования.В начале второго полупериода происходит быстрый разряд до нуля интеграторов 6, 12, 14 первого, канала через замкнутые разрядные устройства, обладающие в замкнутом положении малым сопротивлением. Длитель. ность второй стадии определяется работой нижнего канала преобразователя. Входное напряжениеинвертированное инвертором 3 и смещенное .в сумматоре 4 на величину Гон(/4 на фиг. 2) начинает, интегрироваться в интеграторе 7, вследствие чего выходное напряжение последнего нарастает от нуля по линейному закону (У 7 на фиг. 2).В противоположность первой рабочей стадии крутизна нарастания напряжения в зависимости от величины входного сигнала не увеличивается, а уменьшается. Одновременно происходит интегрирование постоянного напряжения 4 а, поступающего с источника 6 на интегратор 15 и далее на интегратор 13. В момент 1 а, когда выходное параболически нарастающее напряженне интегратора 13, поступающее на второй вход схемы сравнения 11, достигнет величины выходного напряжения интегратора 7, поступающего на первый вход схемы 11, она,выдает сигнал, которым триггер 21 вторично перебрасывается в поло. жение О, При этом на первом выходе триггера формируется напряжение низкого уровня СУд а,на втором выходе - соответственно высокого уровня, и начинается второй цикл преобразования, протекающий аналогично рассмотренному,В качестве модулируемого параметра - ширины, импульса - можно принять любой из полупериодов выходного сигнала триггера 21,Предмет изобретения Преобразователь величины напряжения в ширину импульсов, содержащий интеграторы, схемы сравнения, разрядные устройства, от,гичаюи 1 ийся тем, что, с целью повышения быстродействия и помехозащищенности, содержит два канала, в первом канале между входом,преобразователя и одним из входов его схемы сравнения включены последовательно сумматор, к которому подключен источник постоянного напряжения и интегратор; во втором канале между входом преобразователя и одним,из входов его схемы сравнения включены инвертор, сумматор, к которому подключен указанный источник постоянного напряженияи интеграторвторые входы схем сравнения в обоих каналах подключены через два интегратора каждый ко второму источнику постоянного напряжения, выходы схем сравнения 1-го и 2-го каналов подключены к 1-му и 2-,му входу триггера соответственно, а 1-й,и 2-й выходы триггера подключены к разрядным устройствам, подключенным ко всем интеграторам 1-го и 2-го каналов соответственно, один из выходов триггера является выходом всего устройства.-и 2 2Составитель А. Мерман Редактор Ю. Д, Полякова Техред Л, В. Куклина Корректор Л. А. ЦарьковаЗаказ 46/297 Тираж 480 Подписное ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, )К, Раушская паб., д. 4/5Тип. Харьк, фил, пред. Патент