Устройство для адаптивной передачи информации

Союа Ссеетсних Соииалистичесних РеспубликЗависимое от авт. свидетельства26.Ч,1969 ( 1333634/26 нением заявкиКл. 21 а 4,Заявле с при МПК Н 04 Ь 7/ оритет Комитет по деламиаабрвтеиий и стирытиори Совете МииистрсвСССР УДК 621 376Опубликовано 21.Ч 111,1970, БюллетеньДата опубликования описания З,Х 11,1970 Авторыизобретет Р, Т. Сафа В. В нко Заявит УСТРОЙСТВ АДАПТИВНОЙ НФОРМАЦ РЕДА Изобретение относится к технике передачи информации и может быть использовано в системах связи, фототелеграфии, телевидения и радиотелеметрии.Известны устройства для адаптивной передачи информации в цифровой форме с использованием простого двоичного кода, в которых кодирование производится с помощью основного кода только существенных отсчетов.Недостатком известного устройства является то, что существенньи. отсчеты не защищены, Пропадание или искажение любого отсчета ведет к погрешности измерения. Введение дополнительного символа для проверки на четность дает возможность только обнаруживать искажение кодовых комбинаций при одиночных ошибках. Кроме того, применение корректирующих кодов связано с усложнением как кодирующего, так и декодирующего устройств.Известны также устройства передачи информации, реализующие принципы разностнодискретнои модуляции,Однако в таких устройствах помехоустойчивость метода передачи его хотя и выше, чем обычной дельта (дм) - или разностно-дискретной модуляции (рдм), но наличие только сигналов приращения может привести к накоплению ошибок. С друтой стороны устройство коррекции ошибок на приемной стороне получается сложным, так как необходимо запоминать несколько посылок до и после данной.С целью уменьшения требуемой избыточности при коррекции ошибок путем передачи в каждзй существенной точке кодового значения функции и квантованного знака ее приращения по сравнению с предыдущей существенной точкой в предлагаемом устройстве выходы синхронизатора соединены со входами схемы преобразования кода и преобразователя аналог - код, который через последовательно соединенные схему преобразования кода, блок вычитания, блок анализа и схему ИЛИ соединен со входом блока считывания, второй вход которого подключен .ко входу блока вычитания, причем схема преобразования кода содержит независимые схемы НЕТ, число которых равно значности кода, первые входы 20 схем НЕТ соединены параллельно и подключены к синхронизатору, а вторые входы связаны с выходами соответствующих разрядов преобразователя аналог - код, которые, как и выходы схем НЕТ, связаны со входами 2 блоков вычитания и считывания, при этомблок считывания состоит из блока информационных триггеров, два входа каждого из которых соединены с выходамп разрядов указанной схемы преобразования кода, а пх вы- ЗО ходы соединены с вентилем, (уда также под5ю15 ключеп выход триггера приращения функции, связанного с блоком анализа, а отпирающий вход винтеля через схему формирования стробирующего импульса связан со схемой ИЛИ,Кроме того, блок вычитания состоит из независимых разрядных схем вычитания, каждая из которых состоит из триггера с двумя входами и одним выходом, куда подключена одноференцирующая цепь, к выходу каждой подсоединены параллельно соединенные диоды положительной и отрицательной проводимости, а последний из них связан с инвертором.На чертеже изображена функциональная схема предлагаемого устройства.Устройство содержит блок 1 синхронизатора, блок 2 преобразователя аналог - код, блок 3 схемы преобразования кода, блок 4 вычитания, блок б анализа, блок 6 считывания, схему ИЛИ 7, схемы НЕТ 8 - О, триггеры 11 - 13, схемы 14 - 16 дифференцирующих цепей, диоды 17 - 22, инверторы 23- - 26, схемы НЕТ 26 - 29, схемы ИЛИ 30 - 31, блок 32 информационных триггеров, триггер 33 приращения функции, схему 34 формирования стробирующего импульса, вентиль 35.Предлагаемое устройство, схема которого составлена для кода значностью п=З, работает следующим образом.Входной сигнал с помощью блок 2 преобразователя, который синхронизируется сигналами блока 1 синхронизатора, преобразуется в код значностью и. С помощью блока 3 выходные сигналы блока 2 при считывании кода преобразуются в сигналы О и 1 для каждого разряда, имеющие (один из них) свои выходные шины. Например, если блок 2 выдает код 100, то на выходе блока 3 появляются сигналы (в виде импульсов) 1 для младшего разряда.В разрядных триггерах 11 - 13 блока 4 вычитания производится запись числа. Следующее число, соответствующее очередному отсчету, заменяет ранее записанное число, и в этом случае отпадает необходимость иметь систему сброса, Каждым очередным кодом вытесняется старое число. Потенциалы триггеров при смене кода дифференцируются схемами 14 - - 16, положительные и отрицательные импульсы превращаются инверторами 23 - 26 в положительные. На выходе блока 4 вычитание получается разностью двух соседних чисел в виде троичного кода.Блок б анализатора принимает решение о наличии приращения и о его знаке, Сигнал приращения (+или - ) через схемы ИЛИ 3 О - 31 подается на схему ИЛИ 7 для управления блоками считывания, сигнал о знаке приращения (+или - ) в виде импульса по своей шине подается на выход триггера 33 приращения блока 6 считывания, который формирует (п+1)-й символ выходного кода. 20 25 Зо З 5 40 45 50 55 60 С выхода блока 3 код снимается па вход блока 32 информационных триггеров блока б,Таким образом, в блоке 32 записывается каждый отсчет в виде кода, а в триггере 33 - добавочный символ, несущий информацию о квантованном приращении функции.Для существенного отсчета схема ИЛИ 7 выдает управляющий сигнал на вход схемы 34, вырабатывающей стробирующий импульс, которым отпирается вентиль 36, и с выходов блока 32 и триггера 33 снимается код, состоящий из (и+1) символов.Схема анализа знака вырабатывает сигналы о знаке приращения и о существенности отсчета.Таким образом происходит передача типа КИМ-РДМ в адаптивном режиме,Предмет изобретения1. Устройство для адаптивной передачи информации, содержащее синхронизатор, преобразователь аналог - код, отличающееся тем, что, с целью уменьшения требуемой избыточности при коррекции ошибок путем передачи в каждой существенной точке кодового значения функции и квантованного знака ее приращения по сравнению С предыдущей существенной точкой, выходы синхронизатора соединены со входами схемы преобразования кода и преобразователя аналог - код, который через последовательно соединенные схему преобразования кода, блок вычитания, блок анализа и схему ИЛИ соединен со входом блока считывания, второй вход которого подключен ко входу блока вычитания, причем схема преобразования кода содержит независимые схемы НЕТ, число которых равно значности кода, первые входы схем НЕТ соединены параллельно и подключены к синхронизатору, а вторые входы связаны с выходами соответствующих разрядов преобразователя аналог - код, которые как и выходы схем НЕТ связаны со входами блоков вычитания и считывания, при этом блок считывания состоит из блока информационных триггеров, два входа каждого из которых соединены с выходами разрядов указанной схемы преобразования кода, а их выходы соединены с вентилем, куда также подключен выход триггера приращения функции, связанного с блоком анализа, а отпирающий вход вентиля через схему формирования стробирующего импульса связан со схемой ИЛИ.2. Устройство по п. 1, отличающееся тем, что блок вычитания состоит из независимых разрядных схем вычитания, каждая из которых состоит из триггера с двумя входами и одним выходом, куда подключена дифференцирующая цепь, к выходу которой подсоединены параллельно соединенные диоды полокительной и отрицательной проводимости, а последний из них связан с инвертором,Составитель 3. РапопортРедактор Т, И. Морозова Техред Л. Я. Левина Корректоры: Г. С. Мухина и О. С. Зайцева Заказ 3366/18 Тираж 480 ПодписноеЦНИИПИ Комитета по делам изобретений и открытии прн Совете Министров СССРМосква, Ж, Раушская наб., д. 4/5Типография, пр. Сапунова, 2