244716

244716 ОПИСАНИЕ ИЗОБЕЕт ЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУСоюз Соеетскик Социалистические РеспубликЗависимое от авт. свидетельстваЗаявлено 07 Л.1968 ( 1216541/18-24)с присоединением заявкиПриоритетОпубликовано 28 Л.1969. Бюллетень18Дата опубликования описания 27.Х.19 б 9 Кл. 42 птзт 11110 МПК б 061УДК 681,326.75 (088.8) Комитет по делам изобретений и открытий при Сосете Министрое СССРвски юзам В. м. Гриценко, ю. н. колетов и Г. Г. потапов 11 и мтптни. Т 1:ХКИЧЕСКАФ Центральный научно-исследовательский институт комплексно автоматизации БИБЛИОПВААвторыизобретения Заявитель УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЭЛЕКТРОННЪХ ЦИФРОВЫХ ВЪЧИСЛИТЕЛЪНЪХ МАШИН ПО МОДУЛЮ А1Известно устройство для контроля электронных цифровых вычислительных машин по небольшому модулю А, содержащее триггерный регистр, декодирующую схему по модулю А и накапливающие сумматоры по модулю А с логическими схемами и схему определения места ошибки.В известном устройстве декодирующая схема по модулю А используется только для обнаружения ошибок при арифметических операциях и не исправляет ошибок при передачах, что приводит к необходимости введения второй декодирующей схемы, основанной на использовании кода Хэмминга, т. е. к усложнению устроиства контроля и значительному увеличению оборудования.Предложенное устройство для контроля электронных цифровых вычислительных машин по небольшому модулю А отличается тем, что в нем триггерный регистр выполнен в виде групп триггеров, в одних группах выходы триггеров каждого разряда соединены последовательно со входами триггеров следующего разряда тех же групп, в других группах выходы триггеров каждого разряда соединены последовательно со входами триггеров следующего разряда тех же групп, причем выход одного из триггеров соединен через инвертор со входом триггера следующего разряда, а счетные входы триггеров третьих групп объединены и подсоединены к управляющей шине.Это позволяет использовать одну декодирующую схему по небольшому модулю А од 5 новременно для обнаружения ошибок приарифметических операциях и для исправления одиночных ошибок при передачах, что расширяет функциональные возможности устройства.10 На чертеже приведена блок-схема предложенного устройства.Она состоит из триггерного регистра 1,разбитого на группы, например на шесть трехразрядных групп (2 - 7) для модуля А, 15 равного 7. В группах 4 и б выход одного изтриггеров соединен со входом триггера следующего разряда той же группы через инверторы 8 и 9, образуя цепь циклического сдвига с инвертированием соответственно влево и 20 вправо.Выходы всех групп триггеров (2 - 7) регистра 1 соединены со входами декодирующей схемы 10, предназначенной для определения вычета по модулю А числа, хранящегося в 25 регистре 1. Выходы декодирующей схемы 10через логические схемы 11 и 12 соединены со входами накапливающих сумматоров 13 и 14 по модулю А, предназначенных для хранения и суммирования вычисленных вычетов, Выхо ды сумматоров соединены с входами схемы15 определения места ошибки, которая представляет собой дешифратор, Возбужденнаяшина 1 б дешифратора соответствует номеруошибочного разряда.Информационные разряды контролируемогочисла поступают на входы 17 - 22, контрольные разряды числа - на входы 23 и 24 накапливающих сумматоров 18 и 14, младшиеразряды информационного числа поступаютна вход 17 регистра 1, Шины 25 и 2 б управляют записью вычетов в сумматоры И и 14обратным или прямым кодом при кодировании и декодировании соответственно. По управляющей шине 27 подается сигнал преобразование, осуществляющий циклическиесдвиги и инвертирование содержимого группрегистра 1. Установка триггеров регистра 1 исумматоров 18 и 14 в положение О осуществляется по шине 28,Предложенное устройство контроля работает в двух режимах; кодирования - присвоения информационному числу контрольныхразрядов и декодирования - обнаружения.информационные разряды числа. Декодирующая схема 1 О определяет вычет 5, числа помодулю А, например по модулю 7; по сигналу на шине 25 вычет 51 засылается обратнымкодом в сумматор И, где хранится до концапроцесса кодирования.По сигналу преобразование на шине 27содержимое групп 3 и 5 регистра 1 циклически сдвигается на разряд вправо и влевосоответственно, содержимое групп 4 и б инвертируется и циклически сдвигается на разряд влево и вправо соответственно, содержимое группы 7 инвертируется подачей сигналов на счетные входы триггеров группы. Этопреобразование эквивалентно, например, длямодуля 7 умножению разрядов групп на 1,2,3,4,5, б,Затем декодирующая схема 10 определяетвычет 5, преобразованного числа, который посигналу на шине 2 б записывается обратнымкодом в сумматор 14. На этом процесс кодирования заканчивается, Таким образом, приподсчете 5, и 5 в процессе кодирования каждому разряду числа однозначно соответствуетпара вычетов, что позволяет при декодировании однозначно определить место одиночнойошибки при передаче.В режиме декодирования производится кон.троль и обнаружение ошибки, Информационная часть контролируемого числа по входам 17 - 22 засылается в регистр 1, а контрольные разряды по входам 21 и 22 засылаются прямым кодом в сумматоры И и 14, где суммируются с вычетами проверяемого числа, В результате суммирования в обоих сумматорах 18 и 14 должен быть нуль. При наличии ошибки возбужденная выходная шина 1 б схемы 15 указывает место ошиоочного разряда,Контроль арифметических операций производится по модулю А с помощью одной проверки по вычету 5,.15 Предложенное устройство строится на основе декодирующей схемы по модулю А: г" - 1или А= гг - 1 А - г 20 30 Предм ет изобретения Устройство для контроля электронных цифровых вычислительных машин по модулю А,содержащее последовательно соединенные35 триггерный регистр, декодирующую схему помодулю А, параллельно включенные накапливающие сумматоры по модулю А с логическими схемами и схему определения местаошибки, отличающееся тем, что, с целью рас 40 ширения функциональных возможностей устройства, в нем триггерный регистр выполненв виде групп триггеров, в одних группах выходы триггеров каждого разряда соединеныпоследовательно со входами триггеров сле 45 дующего разряда тех же групп, в другихгруппах выходы триггеров каждого разрядасоединены последовательно со входами триггеров следующего разряда тех же групп, причем выход одного из триггеров соединен через50 инвертор со входом триггера следующего разряда, а счетные входы триггеров третьихгрупп объединены и подсоединены к управляющей шине,где г - основание системы счисления, а т )3, при этом количество г стабильных триггеров в каждой группе регистра берется 25 равным т. Число контролируемых информационных разрядов может быть увеличено введением дополнительной проверки 5 з или выбором большего т.ипография, пр. Сапунова, 2 Заказ 2583/3ЦНИИПИ Комитет Тираж 480 Подписноеелам изобретений и открытий при Совете Министров СССР Москва, Центр, пр, Серова, д, 4