418982

Союз СоветскимиСоциалки стицескихРеспу 5 пик Зависимое от авт. свидетельства М М Кл Н 031 с 23/02 Заявлено 14,7,1972 ( 1772567/26-9) с присоединением заявки М ритет Государственнеа комитет Совета Министров СССР оо делам изобретений и аткрьтнйОпубликовано 05.111 1974, Бюллетс Дата опубликования описания 25 Л УДК 681.3,055:621.37. А. Грехнев Заявител ОИЧНЫЙ СЧЕТЧИК Изобретение от носится к вычислительной технике, Счетчик может быть использован в вычислительных машинах, а также в устройствах для обработки информации, работающих в реальном масштабе времени.Известен двоичный счетчик, каждый разряд которого содержит триггер памяти и коммутационный триггер, выполненные на двух перекрестно связанных элементах И - НЕ, и схему И - НЕ, причем единичный выход триггера памяти соединен со входом установки в единицу коммутапионного триггера, единичный выход которого соединен со входом схемы И - НЕ, а нулевой - со входом установки в единицу триггера памяти данного разряда; выход схемы И:. - 1.1 Е все:.; азрядов, кроме старшего, соединен со входами установки коммутационного триггера последующего разряда, а в старшем разряде выход схемы И - НЕ соединен с одним входом дополнительной схемы И - НЕ, выход которой соединен со входом схемы И - НЕ старшего разряда и со входами установки в нуль триггера памяти и коммутационного триггера старшего разряда. Второй вход дополнительной схемы И - НЕ и входы установки в нуль коммутационных триггеров соединены со входом счетчика.Предлагаемое устройство отличается от известного тем, что, с целью уменьшения количества оборудования, нулевые выходы коммутационных триггеров соединены со входами установки в нуль триггеров памяти и коммутационных триггеров всех предыдущих разрядов 5 и со входом схемы И - НЕ предыдущегоразряда, а выход дополнительной схемы И - НЕ соединен со входами установки в нуль всех триггеров памяти и коммутационных триггеров счетчика,10 На чертеже изображена схема четырехразрядного двоичного счетчика.Счетчик содержит триггеры памяти на схемах И - НЕ 1 и 2, схемы И - НЕ 3, коммутационные триггеры на схемах И - НЕ 15 4 и 5.В исходном состоянии все триггеры памятинаходятся в нуле, на выходе схем И - НЕ 2 - логический нуль. Поскольку тактирующий сигнал отсутствует, на выходах схем 20 И - НЕ 4, а также на выходе дополнительной схемы И - НЕ 6 - логическая единица.Следовательно, на выходах схем И - НЕ 5 - логическая единица, а на выходах схем И - НЕ 3 - логический нуль. Таким обра зом, с приходом первого тактирующего сигнала срабатывает только схема И - НЕ 4 первого разряда, устанавливая триггер памяти в единицу. После действия тактирующего сигнала на выходе схемы И - НЕ 3 первого 30 разряда появляется логическая единица. Сприходом следующего тактирующего сигнала срабатывает схема И - НЕ 4 второго разряда, устанавливая триггер памяти этого разряда в единицу, а триггер памяти младшего разряда - в нуль,Для того чтобы схема И - 1-1 Е 4 первого разряда не срабатывала в момент действия этого тактирующего сигнала после того как триггер памяти установится в нуль, а закже для обеспечения устойчивой работы схемы И - НЕ 4 второго разряда, выход этой схемы И - НЕ соединен со входами третьей и четвертой схем И - НЕ первого разряда. Та. ким образом сигнал на выходе третьей схемы И - НЕ может измениться лишь после окончания действия тактирующего сигнала. С приходом третьего тактирующего сигнала срабатывает только схема И - НЕ 4 первого раз- ряда, поскольку на выходах всех схем И - НЕ 3 - логические нули,По окончании действия тактирующего сигпала на выходе схемы И - НЕ 3 первого разряда появляется логическая единица, а поскольку и триггер памяти второго разряда находится в состоянии единица, то на выходе схемы И - НЕ 3 второго разряда также оказывается логическая единица. Очевидно, что схемы И - НЕ 3 и 5 работают как полусумматор, складывая единицы переноса на разряд с состоянием триггера памяти разряда.Таким образом, с приходом четвертого тактирующего импульса срабатывает схема И - НЕ 4 третьего разряда, устанавливал триггер памяти этого разряда в единицу, а триггеры памяти младших разрядов - в нуль. Наличие связи с выхода четвертой схемы И - НЕ третьего разряда на входы схем И - НЕ 4 младших разрядов, а также на вход схемы И - НЕ 3 предыдущего младшего разряда, опять препятствует неправильной работе счетчика. Аналогично схема И - НЕ 4 четвертого разряда срабатывает лишь тогда, когда триггер памяти этого разряда находится в нуле и на выходе схемы И - НЕ 3 третьего разряда логическая единица (это значит, что триггеры памяти предыдущих младших разрядов находятся в единице). Логическая единица на выходе схемы И - НЕ 3 четвертого разряда указывает на то, что все 5 триггеры памяти счетика находятся в единице, В этом случае срабатывает схема И - НЕ 6, устанавливая двоичный счетчик в исходное состояние. Наличие связей на схемы И - НЕ 3 и И - НЕ 4 опять препятствует неправиль ной работе счетчика,Предмет изобретенияДвоичный счетчик, каждый разряд которого 15 содержит триггер памяти и коммутационныйтриггер, выполненные на двух перекрестно связанных элементах И - -Н Е, н схему И - НЕ, причем единичный выход триггера памяти соединен со входом установки в еди ницу коммутационного триггера, единичныйвыход которого соединен со входом схемы И - НЕ, а нулевой - со входом установки в единицу триггера памяти данного разряда; выход схемы И - НЕ всех разрядов, кроме 25 старшего, соединен со входами установки коммутационного триггера последующего разряда, а в старшем разряде выход схемы И - НЕ соединен с одним входом дополнительной схемы И - НЕ, выход которой соединен со вхо дом схемы И - НЕ старшего разряда и совходами установки в нуль триггера памяти и коммутационного триггера старшего разряда, второй вход дополнительной схемы И - НЕ и входы установки в нуль коммутационных 35 триггеров соединены со входом счетчика, о тл и ч а ю щ и й с я тем, что, с целью уменьшения количества оборудования, нулевые выходы коммутационных триггеров соединены со входами установки в нуль триггеров памяти 40 и коммутационных триггеров всех предыдущих разрядов и со входом схемы И - НЕ предыдущего разряда, а выход дополнительной схемы И - НЕ соединен со входами установки в нуль всех триггеров памяти и ком.45 мутационных триггеров счетчика.418982 Пира й аэуя 3 0 щаой аагаяР 1 гщЬвыйия 3 Уеяай ая 3 113 авитель А. КузнецовТехред 3. Тараненко Корректор О Тюрина едактор Б. Федотов Заказ 1766 писное рафпя, пр. Сапунова599енного комитетам изобретенийЖ, Раушска Изд. ПИ Государств по дел Москва, Тираж 811 Совета Мииист открытий нб д 45