Устройство памяти и регистрации

Союз Советских Социалистических Республик(л. 21 а 1, 376 МПК Н 031 с оритет Комитет по делам зобретений и открытий при Совете Министров СССР(088.8) Опубликовано 07.7.1968. Бюллетень16 Дата оп ования описания 24 Л 1.1968 Авторыизобретен Е. П. Балашов и А, И. Кно енинградский электротехнический институт им, В. И, Ульяновааявитель УСТРОЙСТВО ПАМЯТИ И РЕ 3 ИСТРАЦ Известны устройства памяти и регистраЗии, содержащие накопитель информации с числовыми линейками на тороидальных сердечниках с прямоугольной петлей гистерезиса, усилители чтения, разрядные ключи, разрядные и адресные формирователи импульсов тока, адресные вентили, входной блок и блок управления.Описываемое устройство отличается от известных тем, что оно содержит вентили блокировки и дополнительные элементы памяти, входы сброса которых через указанные вентили подключены к усилителям чтения числовых линеек, входы установки соединены с выходами входного блока, а выходы этих элементов памяти подключены к соответствующим формирователям импульсов тока, а также содержит схему ИЛИ - НЕ, входы которой соединены с выходами всех дополнительных элементов, а выход подключен к блоку управления, Это позволяет увеличить быстродействие устройства.На чертеже представлена схема предложенного устройства памяти и регистрации, Устройство содержит накопитель 1 информаЗии на тороидальных сердечниках 2 с прямоугольной петлей гистерезиса, пронизанных разрядными шинами 3 записи-считывания, шинами 4 записи-считывания числовой ли- нейки и шинами 5 чтения числовой линейки. В устройство входят разрядные ключи 6,разрядные формирователи 7 импульса полутока записи нуля, разрядные формирователи 8 импульса полутока записи единицы, адресные формирователи 9 двухполярных импульсов полутоков записи-считывания, адресные вентили 10, блок управления 11, усилители 12 чтения числовой линейки, вентили 18 блокировки, дополнительные элементы 14 памяти 10 (переноса), входной блок 15 и схема 16ИЛИ - НЕ.Накопитель 1 построен по принципу выбора запоминающего сердечника 2 при совпадении адресного и разрядного полутоков.15 Шина чтения 5 через соответствующий усилитель чтения 12 и вентиль блокировки И подключена ко входу установки в нулевое состояние (вход сброса) элемента памяти 14.Каждый элемент памяти 14 используется од повременно и для хранения признака обращения к данной числовой линейке и для запоминания сигнала переноса, возникающего при суммировании кода, хранимого в числовой линейке, с поступившим по данному каналу единичным приращением. Элементы памяти 14 являются элементами с неразрушающим считыванием информации (например, триггер), Входной блок 15 соединяет канальные входы со входами установки в единичное 30 состояние (входы установки) элементов па4 мяти 14. Выход каждого элсмснта памяти 14 через адресные вентили 10 подключен к соответствующему адресному формирователю 9. Блок управления 11 обеспечивает последовательное срабатывание разрядных ключей б и вырабатывает управляющие сигналы, поступающие на другие блоки устройства. Блок управления 11 состоит из задающего генератора и распределительного устройства. Схема 1 б ИЛ 11 - НВ предназначена для фиксации окончания суммирования поступившего единичного приращения по всем каналам и имеет число входов, равное числу каналов. Вхо ды схемы 1 б соединены с выходахи элементов памяти 14. Выход схемы 1 б соединен с блоком управления 11.В режиме сложения единичных прираще ний с кодами числовых линеек устройство работает следуюп им образом. Накопленная к определенному моменту времени информация о суммарном числе импульсов, поступивших по определенному каналу, хранится в двоичном коде в соответствующей числовой линейке накопителя 1,В такте приема информации подлежащие счету импульсы каналов через входной блок 15 устанавливают в единичное состояние соответствующие элементы памяти 14. Затем в числовых линейках накопителяначинается одновременное суммирование поступивших единичных приращений соответствующих каналов, Суммирование осуществляется последоВательно по разрядх 1, наиная с младшего. Значения разрядных сумм получаются в два такта.В первом такте сигналы с находящихся в единичном состоянии элементов памяти 14 через Ядр ссныс Вентили 10 Возоужд 210 т соотВстству 10 щие адрссныс фо 1 эмир ОВатсли полу- тОкОВ записи 1. Одновременно сиГналы с блока управления 11 вызыва 1 от срабатывание разрядного формирователя 8 полутока записи 1 и соответствующего разрядного ключа 6 младшего разряда. Такм образом, осуществляется запись 1 в данной разрядной позиции всех избранных каналов и происходит выявление сигналов персноса в следующий старший разряд. Если псрвоначально сердечник адшео разряда некоторои числовой линейки находился в состоянии 0, то при подаче полуто 1 гов записи 1 происходит перемагничивание этого сердечника, и на шине чтения 5 данной числовой линейки появляется сигнал, переводящий в нулевое состояние соответствующий элемент памяти 14. Переход элемента памяти 14 в нулевое состояние указывает на отсутствие дальнейшего переноса и на снятие признака обращения к числовой линейе даноо авала. 1-12 этом процесс суммирования по данному каналу 32 канчиВается, Однако, если сердечникразряда некоторои числовои линейки первоначально находился в состоянии 1, то под воздействием полутоков записи 1 его состояние не изменяется. Следова 5 10 15 20 25 30 35 40 45 50 55 60 65 тельно, на шине чтения 5 этой числовой линейки сигнал не появляется, и соответствующий элемент памяти 14 остается в единичном состоянии, указывая на наличие дальнейшего переноса и признака обращения по данному каналу. Таким образом, по окончании пер- ВОГО Тата В единичном состоян Остаются только элементы памяти 14 тех числовых линеек, в которых имеются переносы в следующий старший разряд. Для получения правильного значения разрядных сумм необходимо записать 0 в младшем разряде числовых линеек, имеющих перенос.Во втором такте сигналы переноса с элементов памяти 14 используются для возбуждения соответствующих адресных формирователей полутока записи 0. При этом одновременно срабатывают разрядный формирователь 7 полутока записи 0 и соответствующий разрядный ключ б младшего разряда и происходит переключение в состояние О сердсчн 1 ков ссответствующих числовых линеек, Возникающие при этом на шинах чтения 5 сигналы на вход сброса элементов памяти 14 не проходят, так как на вентили блокировки 1, в этом такте не подается стробирующий сигнал.Далее описанный двухтактный цикл работы устройства повторяется для каждой из последующих разрядных позиций до окончания процесса суммирования по всем каналам. В этот момент все элементы памяти 14 находятся в нулевом состоянии, а схема 1 б вырабатывает сигнал, поступающий на блок управления 11, который подготавливает устройство к приему новой информации.В режиме вычитания единичных приращений одновременно по произвольному числу каналов устройство работает аналогично вынеописанному с тои лишь разнице, что В псвом такте срабатывают соответствующие адресные формирователи полутоков записи 0, разрядный формирователь 7 полутока записи О и разрядный ключ б младшего разряда, а во вгором такте срабатывают разрядный формирователь 8 полутока записи 1, разрядный ключ б младшего разряда и адресные формирователи полутоков записи 1 тех числовых ячсек, элементы памяти которых остались после первого такта в единичном состоянии. Г 1 ричсм, единичное состоя ннс элементов памяти 14 соответствует вэтом режиме наличию сиГнала зс 1 Йма из старшеГО разряда и наличию признака обращения по данному каналу,Вывод информации из устройства осуществляется в последовательном двоичном коде одновременно по произвольному числу каналов. При этом элементы памяти 14 тех числовых линеек, из которых должна быть выведена информация, через входной блок 15 устанавливаются в единичное состояние, Затем производится последовательный поразрядный опрос всех избранных числовых линеек. Вентили блокировки 13 в этом режимеЗаказ 1971 Тираж 530 ПодписноеЦИИИ 11 И Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Центр, пр. Серова, д. 4 Типография, пр. Сапунова, 2 не пропускают считанные сигналы на входы сброса элементов памяти 14. После окончания считывания на элементы памяти 14 из блока управления 11 подается общий сигнал сброса, и устройство готово к дальнейшей работе в любом из указанных режимов.Возможна также организация вывода информации в параллельном двоичном коде последсвательно по каналам, как в обычном запоминающем устройстве. Предмет изобретенияУстройство памяти и регистрации, содержащее накопитель информации с числовыми линейками на тороидальных сердечниках с прямоугольной петлей гистерезиса, усилители чтения, разрядные ключи, разрядные и адресные формирователи импульсов тока, адресные вентили, входной блок и блок управления, отличающееся тем, что, с целью уве личения быстродействия устройства, оно содержит вентили блокировки и дополнительные элементы памяти, входы сброса которых через указанные вентили подключены к усилителям чтения числовых линеек, входы уста О новки соединены с выходами входного блока,а выходы этих элементов подключены к соответствующим формирователям импульсов тока, а также схему ИЛИ - НЕ, входы которой соединены с выходами всех дополнительных элементов, а выход подключен к блоку управления,