209845

Сойз Совдтсхиз Социалистическиз РеспублинЗависимое от авт. свидетельстваЗаявлено 26.Х 1,1966 ( 1121675/26-24) 42 гп заявкис присоединениПриоритетОпубликованоДата опублико ПК С 061 Комитет по делам изобретений и отирыти лри Совете Миииотрое СССР. Ф, Сидоров и В. И, Арзамасце Заявите РАЛЛЕЛЬНЬ 1 Й НАКАПЛИВАЮЩИЙ СУММАТ элементов 1 и б сим орку; феррит-диодный ий функцию логическ йство сложения с при держит выходные кл сумматоры 1 б - 21 и волизирует дио 1 элемент 9, рез ого сложения. менением сумма ючп 10 - 15, раз инверторы 22 -внутри ную сб лизующУстро 5 тора со и накапливающии пых элементах сои логические элеые 27.Сумма (5.); образуется в два этаВыражение (а); (+) (,) = (-,зуется на элементе 5; выражениеР-и разряд К-го слагаемого натора в период времени ,; (з,),младшего разрядного су:аматорамени 1; (С+т), - промежут очипериод времени 1, + т; тдержки одного феррит-диодногИ, -т- ) т - первый перенос врядный сумматор в период вр( ) - обозначение операции ИЛющее; Л - обозначение операцго умножения,ь время операцитй суммы. На ф ма опи функцио с приме Он с 1 - 3 ре едена принципиальна сумматора; на фиг схема устройства сло матора,феррит-диодные эле е функцию логическо иодные элементы 4 и цию исключающегоб - 8 объединениеиг, 1 привсываем огональнаянением сумодержитализующи; феррит-дщие функсборки екент получаем выраженияНа втором этапе С.), (:) (5.), = (Я,. + т);, я на элементе 4, а - на элементс 2, где умма в период времен менты го умб, ре- ИЛИ; входов пожени ализую диодны Известны ы"сумматор н оддержит два раменты,Предложенное устройство отличается от известного тем, что в нем выходы первой схемы совпадения соединены с выходами схем не- равнозначности первого и второго полусумматоров, а выход этой схемы подключен к первой диодной сборке и ко второй схеме совпадения, Выход последней через вторую диоднупо сборку подключен ко входу второй же схемы совпадения и ко второму входу первой диодной сборки. Один из входов схемы разделения соединен со входом второй и с выхо. дом третьей схемы совпадения, другой вход схемы разделения подключен к выходу первой диодной сборки.Это позволяет со итнакопления результи ще+;), реали(а,.), / (7,.), =где (а,), - входе суммав перен с в период иреая сумма в - время зао элемента; старший раземени 1,+ т;И исключаии логическо35При невыполнении данного равенства про. исходит циклическое запоминание пропавшей единицы переноса на элементе 1 в соответствии с выражением(ЕЕ)Е+ 1/ , (Еск)Е+1 / (ЕЕк )Е+1/(сЕк)Е+1: (Е/к + ")с+1Данное уравнение включает в себя все возможные случаи необходимости запоминания пропавшей единицы переноса потому, что схема разрядного сумматора исключает воз можность выполнения равенства(дк + т) еможет быть либо О,так как(С,), =О; При этом либо 1,/ЕСЛИ (дк+т)с+1= О, та ПрОИЗОйдЕт ПЕРЕ дача пропавшей единицы переноса без дальнейшего ее запоминания. Если (д, + -)е,1 = =1, то произойдет дальнейшее запоминание пропавшей единицы переноса на следую/ 60 щий такт (ск +2-.)с,1=1 (до того момента, когда (ет+ и-)1+1= О, Таким Образом осуществляется циклическое запоминание переноса с корректировкой возникшего искажения разрядной информации. 65 3(а+ )с 1 - ВтОРОй ПЕРЕНОС В СтаРШИй 5разрядный сумматор в период времени 1,+ т.Перенос в старший разрядный сумматор осуществляется в соответствии с выражением 10(Ь)Е / (/Ек)Е-; 1 // (сЕкк )с 1 - (сЕ/с+ ")с 1 которое реализуется на элементе 9 и диодной сборке 8.При использовании предлагаемого разряд ного сумматора в устройстве, изображенном на фиг, 2, для реализации задачи вида 5 =://, приперенТперпод, Тперен время20 сквозного переноса, необходимое для получе- НИЯ ОКОНЧатЕЛЬНОГО рЕЗуЛЬтата; Тпернодриод поступления слагаемых возможны слу/ЧаИ, КОГда фуНКцыя (Ск)Е,1/ (Ь)Е+1, рЕ- ализуемая на элементе, равняется единице.При этом в (е+ 1)-м разряде результирующей суммы будет потеряна одна единица, Для устранения этого искажения введено запоминание пропавшей единицы переноса с после- З 0 дующей передачей ее в старший разрядный СУММатОР В МОМСНт ВРЕМЕНИ к+ т ПРИ УСЛО- вии 4Рассмотрим работу устройства сложения с применением сумматора накапливающего типа с циклическим запоминанием переноса (см. фиг, 2) .Число в параллельном коде поступает на инверторы 22 - 27, управляемые знаком данного числа. На инверторах 22 и 23, находящихся левее старшего разряда числа, отсутствует разрядный вход и в случае отрицательного знака с них выдаются единицы, Эти инверторы реализуются на элементе 9. Инверторы 24 - 27, имеющие разрядный вход, реализуются на элементе 4.На входы разрядных сумматоров 1 б - 21 числа поступают в прямом или обратном коде в зависимости от знака числа. Результат сложения хранится в регистрах 14 разрядных сумматоров и поступает на вход как одно из слагаемых. При подаче управляющего сигнала на шину С сумма выдается через ключи 10 - 1 б, реализуемые на элементах 1 - 3, а содержимое регистров разрядных сумматоров сбрасывается.Рассматриваемое устройство сложения позволяет подавать на вход сумматоров 1 б - 21 числа для накопления с каждым тактом. Под тактом понимается время, равное периоду генератора продвигающих импульсов (время задержки феррит-диодного элемента).Время сложения и чисел с накоплением результирующей суммы на ранее известном космбинационном сумматоре последовательногО действия будет равноТ 1=т Уи,где т - период одного такта; У - разрядность результирующей суммы.В устройстве это,вресмя равноТ 2=т и+Зт У.Определим отношение временТ 1Ю и У иТ,и+ З-,Ле и+ЗиПри ЗУи получим - =У.ТТеТаким образом, выигрыш во времени получается примерно в У раз.Предмет изобретенияПараллельный накапливающий сумматор на феррит-диодных элементах, содержащий два полусумматора и логические элементы, отличаюиеийся тем, что, с целью уменьшения времени операции накопления результирующей суммы, в нем выходы первой схемы совпадения соединены с выходами схем неравнозначности первого и второго полусумматсров, а выход этой схемы подключен к первой диодной сборке и ко второй схеме совпадения, выход которой через вторую диодную сборку подключен ко входу второй же схемы совпа. дения и ко второму входу первой диодной сборки, а один из входов схемы разделения соединен со входом второй и с выходом третьей схемы совпадения, другой вход схемы разделения подключен к выходу первой диодной сборки.ЮО 845 1 К -Р 5Составитель Е. В. Максимоведактор Н. Джарагетти Техред Т. П. Курилко Корректор О, Б. Тюрина ипография, пр, Сапунова, 2 аказ 906/2ЦНИИПИ Комитета Х Д Тираж 530 Подписноеделам изобретений и открытий при Совете Министров СССР Москва, Центр, пр, Серова, д. 4