Линейный интерполятор

(9) ( 1)5 00667 05 В 19/413 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКО ВИДЕТЕЛЬ ТВУ точной меха икифоров и рограммного иностроение,(21) 474879024(56) Ратмиров В.А. Основы иуправления станками. М.: Маш1978, с. 121,Там же,с. 117,Изобретение относится к устройствамавтоматического управления и может бытьиспользовано в системах программного управления.Известен линейный интерполятор (Ратмиров В.А. Основы программного управле- .ния станками. - М., Машиностроение, 1978,стр, 121), построенный по методу оценочнойфункции, в котором блок расчета оценочнойфункции определяет величину отклоненияот заданной траектории, после чего в зависимости от знака оценочной функции и роизводится изменение одного или обоихвыходных сигналов на фиксированную величину (шаг). Постоянство шага обуславливает независимость скорости компенсацииотклонения от величины отклонения, чтоприводит к низкой динамической точностиустройства,Наиболее близким к предлагаемому яв-,ляется линейный интерполятор (РатмировВ,А, Основы программного управления(54) ЛИНЕЙНЫЙ ИНТЕРПОЛЯТОР (57) Изобретение относится к устройствам автоматического управления и может быть использовано в системах программного уп равления движением, Целью изобретения является повышение точности задания траектории, Поставленная цель достигается использованием значения оценочной функции для пропорциональной коррекции скоростей изменения выходных сигналов интерполятора, 1 ил. станками. - М, Машиностроение. 1978, стр.117), содержащий два блока перемножения (БП) и два интегратора, первый задающий вход интерполятора соединен с первым входом первого БП, выход которого подключен к входу первого интегратора, второй задающий вход интерполятора соединен с первым входом второго БП, выход которого подключен к входу второго интегратора, третий задающий вход интерполяторэ соединен с вторыми входами обоих БП, выход первого интегратора является первым информационным выходом интерполятора, а выход второго интерполяторэ - вторым информационным выходом интерполятора.Недостатком указанного интерполятора является накопление ошибки интегрироия, вызванное ограниченнои точностью используемых интеграторов и технологическим разбросом параметров элементов, чтоприводит к снижению точности задания траектории,1718245 30 40 45 5055 Целью изобретения является повышение точности задания траектории.Для этого е линейный интерполятор, содержащий два блока перемножения и два интегратора, первый задающий вход интерполятора подключен к первому входу первого блока перемножения, второй задающий вход интерполятора подключен к первому входу второго блока перемножения, третий задающий вход интерполятора подключен к вторым входам первого и второго блоков перемножения, выход первого интегратора является первым информационным выходом линейного интерполятора, а выход второго интегратора является вторым информационным выходом, дополнительно введены четыре блока перемножения, сумматор, два блока сравнения и инеертирующий масштабный усилитель, выход первого блока перемножения соединен с суммирующим входом первого элемента сравнения; выход которого подключен к входу первого интегратора, первый вход третьего блока перемножения подключен к выходу первого интегратора, а его выход - к инвертирующему входу второго элемента сравнения, выход второго блока перемножения соединен с первым входом сумматора, выход которого соединен с входом второго интегратора, выход четвертого блока перемножения подключен к суммирующему входу второго элемента сравнения, выход которого через, инвертирующий масштабный усилитель соединен с первыми входами пятого и шестого блоков перемножения, выход пятого блока перемножения подключен к инвертирующему входу первого элемента сравнения, а выход шестого блока перемножения подключен к второму входу сумматора, первый вход четвертого блока перемножения соединен с выходом второго интегратора, первый задающий вход интерполятора соединен с вторыми входами четвертого и шестого блоков перемножения, а второй задающий вход интерполятора соединен с вторыми входами третьего и пятого блоков перемножения.На чертеже изображен предлагаемый интерполятор,Интерполятор содержит первый, второй, ., шестой блоки перемножения (БП) 1-6, первый и второй элементы сравнения (ЭС) 7 и 8, сумматор 9, первцй и второй интеграторы 10 и 11 и инвертирующий масштабный усилитель 12.Первый задающий вход интерполятора соединен с первыми входами БП 1, 4 и 6, второй задающий вход интерполятора - с первыми входами БП 2, 3 и 6, в третий эвдв. ющий вход интерполятора - с вторыми вхо 5 10 15 20 25 дами БП 1 и 2. Выход первого БП 1 связан с суммирующим входом первого ЭС 7, инвертирующий вход которого подключеН к выходу БП 5. Выход БП 2 соединен с первым входом сумматора 9, второй вход которого подключен к выходу БП 6. Выход ЭС 7 соединен с входом первого интегратора 10, подключенного выходом к второму входу БП 3. Выход сумматора 9 соединен с входом второго интегратора 11, подключенного выходом к второму входу БП 4, Выход БП 3 соединен с инвертирующим входом ЗС 8, суммирующий вход которого связан с выходом БП 4. Выход ЭС 8 через инвертирующий масштабный усилитель 12 соединен с вторыми входами БП 5 и 6. Выход интегратора 10 является первым информационным выходом линейного интерполятора, а выход интегратора 11 - вторым информационным выходом линейного интерполятора. При этом на первый и второй задающие входы интерполятора подаются сигналы соз а и .3 и а в соответствии с уравнением реализуемой траектории- 3 па у+соза уг =0где у 1 и уг - выходные сигналы интерполятора,а на третий задающий вход интерполятора подается сигнал контурной скорости Ч,Уравнение разомкнутого интерполятора (прототипа) с учетом ошибок практической реализации записывают в виде у 1=(1 +е 1)соза Ч уг = (1 + а) зи аЧ,где й, И - малые постоянные.Источниками подобных ошибок любого реального непрерывного интегратора являются ограниченность коэффициента усиления операционного усилителя, на. котором реализован интегратор, дрейф нуля на его входе, наличие. сигнальных помех, Основной источник подобных ошибок цифрового интегратора - ограниченная точность реги" строе, связанная с ограничением разрядной сетки ЭВМ.Тогда динамика отклонения описывается уравнением е =(яг -е 1) зпа соза Чк,е(т) =(а-е 1)зпа соза Ч,1.Такимобразом, при И Фе 1 ФО ошибка е(т) монотонно возрастает. В основу формирования задающих воздействий у 1 и у 2 данного устройства положен расчет дина.- мической модели вида у =соза Чк - Кзпа е,у =з 1 па Чк+К соза е, Уг(0) =По.3 где К 0 - коэффициент обратной связи.. Для данного. замкнутого интерполяторааналогично получают е =Ке+(й - е 1) з 1 па соза Ч,ления ошибки не обратно пропоробратной связи К. Таким образом, нак происходит и ее величи циональна коэффициен Формула изобретения Линейный интерполятор, соде два блока перемножения и два инте первый задающий вход интерполят ключен к первому входу первого б ремножения, второй задающи интерполятора подключен к первом второго блока перемножения, трет ющий входинтерполятора подключ рым входам первого и второго перемножения, выход первого инте ржащий гратора, ора подлока пей вход у входу ий зада-. ен к втоблоков граторв является первым информационным выходом линейного интерполятора, а выход второго интегратора является вторым информационным выходом, о т л и ч а ю щ и й с я тем, 5 что, с целью повышения точности заданиятраектории, в него введены четыре блока у 1 (О) =:у 10, перемножения, сумматор, два блока сравнения и инвертирующий масштабный усилитель, выход первого блока перемножения 10 соединен с суммирующим входом первого элемента сравнения, выход которого подключен к входу первого интегратора, первый вход третьего блока перемножения подключен к выходу первого интегратора, а 15 его выход - к инвертирующему входу второго элемента сравнения, выход второго блока перемножения соединен с первым входом сумматора, выход которого соединен с вхо Чк дом второго интегратора, выход четвертого 20 блока перемножения подключен к суммирующему входу второго элемента сравнения, выход которого через инвертирующий масштабный усилитель соединен с первыми входами пятого и шестого блоков перемно жения, выход пятого блока перемножения подключен к инвертирующему входу первого элемента сравнения, а выход шестого блока перемножения подключен к второму входу сумматора, первый вход четвертого 30 блока перемножения соединен с выходом вто-", рого интегратора, первый задающий вход интерполятора соединен с вторыми входами четвертого и шестого блоков перемножения, а второй задающий вход интерполятора сое динен с вторыми входами третьего и пятогоблоков перемножения.