Устройство аналого-цифрового преобразования

(54ГОобр Йхо ног пер ГОСУДАРСТВЕННЪЙ КОМИТЕТ СС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЬ СКОМУ СВИДЕТЕЛЬСТВ.(72) Е.М. Антонюк и А.И. Смажевский :(71) Ленинградский ордена Ленина электротехнический институт им. В,И. Ульянова (Ленина) (53) 681.325(088.8)(56) 1, Гитис Э.И. Преобразователи информации для электронных цифровых вычислительных .устройств. М., Энергия 1970, с. 331-333.2. Авторское свидетельство СССР 9 641646, кл. Н 03 К 13/02, 1977 (прототип).)(57) УСТРОЙСТВО АНАЛОГО-ЦИФРОВОПРЕОБРАЗОВАНИЯ, содержащее преазователь напряжение-код, первыйд которого соединен с шиной входо сигнала, второй вход - с выходомвого элемента И, первый вход которого соединен с первым выходом счетчика, а второй вход - с первым входом счетчика и первым выходом блока управления, второй выход которого соединен с первым входом сумматораосреднителя, первые выходы которого соединены с нервыми входами регистра результата, регистра ошибки и регистрасуммы, второй вход которого соединен с третьим выходом блока управления, а выходы - с вторыми вхо-, дами сумматора-осреднителя, выход регистра ошибки соединен с входами первого и второго цифровых компараторов, первые выходы которых соединены соответственно с шинами Сло жениеф и ВЫчитание реверсивного счетчика, выход которого соединен с вторым входом счетчика и первым входом первого счетчика сдвигов, выход которого соединен с вторыми входами регистров результата и ошибки, о т л и ч а ю щ е е с я тем, что,с целью повышения точности и быстродействия преобразования, в него введены мажоритарные элементы по числу разрядов выходного кода преобразователя напряжение-код, триггер, второй счетчик сдвигов, второй элемент И и сдвигающий регистр, первые входы которого соединены с первыми выходами преобразователя напряжение-код, а выходы - с соответствующими входа. ми мажоритарных элементов, выходы которых соединены с третьими входами сумматора-осреднителя, четвертый вход которого соединен с первым входом триггера и выходом первого элемента И, а пятый вход - с третьим входом счетчика, вторым входом пер- о вого счетчика сДвигов и с четвертым выходом блока управления, при этом второй выход счетчика соединен с первым входом блока управления, пятый выход которого соединен с третьим входом первого счетчика сдвигов, а шестой - с первыми входами реверсивного счетчика и второго элемента И, второй и третий входы которого соединены с вторыми выходами цифровых компараторов,а выход - с третьим входом регистра результата, четвертый вход которого соединен с третьим выходом блока управления, причем третий вход регистра ошибки соединен с седьмым выходом блока управления, второй вход которого соединен с вторым входом реверсивного счетчика и шиной Пуск., восьмой выход - с первым входом второго счетчика сдвигов, второй вход которого соединен с выходом триггера, первый выход - с вторым входом триггера, а второй выход - с вторым входом сдви-: гающего регистра, третий вход которого соединен с вторым выходом преобразователя напряжение-код.Изобретение относится к цифровой электроиэмерительной технике и может быть использовано н информационно- измерительных системах системах автоматического управления и контроля, работающих н услониях аддитивных случайных помех.Известно устройство аналого-цифрового преобразования, содержащее преобразователь напряжение"код, динамический регистр, ждущий мульти- вибратор, счетчик и элементы логики ) 1).Недостаток данного устройства унеличение погрешности преобразования при высоком уровне помех и малое 15 быстродействие при низком уровне поИзвестно устройство аналого-цифрового преобразования, содержащее преобразователь напряжение-код,перный нхоц которого соединен с шиной входного сигнала, второй вход - с выходом первого элемента И, первый вход которого соединен с выходом счетчика, а второй вход - с первым входом счетчика и первым выходом блока управления, второй ныход которого соединен с первым входом сумматора-осреднителя, первые выходы которого соединены с первыми входами регистра результата, регистра ошибок и регистра суммы, второй вход которого соединен с третьим выходом блока управления, а выход - с вторыми входами сумматора-осреднителя, выход регистра ошибки соединен с входами первого и второго цифровых компаратора, первые выходы которых соединены соответственно с шинами Сложение и Вычитание реверсивного счетчика, выход которого соеди нен с вторым входом счетчика и первым входом первого счетчика сдвигов, выход которого соединен с вторыми входами регистров результата и ошибки 1 2), 45Недостаток иэнестного устройства - низкая точность преобразования.Цель изобретения - повышение точности и быстродействия устройства аналого-цифроного преобразования. Поставленная цель достигается тем, что в устройстно аналого-цифрового преобразования, содержащее преобра - эователь напряжение-код, первый вход которого соединен с шиной входного сигнала, второй вход - с выходом первого элемента И., первый вход которого соединен с первым выходом счетчика, а второй вход - с первым входом счет чика и первым выходом 60 блока управления, второй ныход которого соединен с перным входом сумматора-.осреднителя, первые выходы которого соединены с первыми входами регистра результата, регистра ошибки и регистра суммы, второй вход которого соединен с третьим выходом блока управления, а выходы - с вторыми входами сумматора-осреднителя, выход регистра ошибки соединен с входами первого и второго цифроных компараторов, первые выходы которых соединены соответственно с шинами Сложение и Вычитание реверсивного счетчика, выход которого соединен с вторым входом счетчика и первым входом первого счетчика сдвигов, выход которого соединен с вторыми входами регистров результата и ошибки, введены мажоритарные элементы по числу разрядов выходного кода преобразователя напряжение-код, триггер, второй счетчик сдвигон, второго элемента И, сдвигающий регистр, первые входы которого соединены с первыми выходами преобразователя напряжение -. код, а выходы - с соответствующими входами мажоритарных элементов, выходы которых соединены с третьими входами сумматора-осреднителя, четвертый вход которого соединен с первым входом триггера, и выходом первого элемента И, а пятый вход - с третьим входом счетчика и вторым входом первого счетчика сдвигов и с четвертым ныходом блока управления,. при этом второй выход счетчика соединен с первым входом блока управления, пятый выход которого соединен с третьим входом первого счетчикасдвигов, а шестой - с пернь 1 ми входамиреверсивного счет.ика и второго элемента И второй и третий входы которого соединены с вторыми выходами цифровых компараторон, а выход - с третьим входом регистра результата, четвертый вход которого соединен с третьим выходом блока управления, причем третий вход регистра соединен с седьмым выходом блока управления, нторой вход которого соединен с вторым входом реверсивного счетчика и шиной Пуск, восьмой выход - с первым входом второго счетчика сдвигов, второй вход которого соединен с выходом триггера, первый выход с вторым входом триггера,а второй выход - с вторым входом сдвигающегс регистра, третий вход которого соединен с вторым выходом преобразователя напряжение-код.На фиг.1 показана структурная схема устройства; на фиг,2 - то же блоков сумматора-осреднителя; на фиг.З то же, устройства управления; на фиг.4 - то же, первого счетчика сдвигов; на фиг.5 - то же, второго счетчика сдвигов.Устройство содержит преобразователь 1 напряжение -код (ПНК)., сумматоросреднитель 2, блок 3 упранления, регистр 4 ошибки, регистр 5 результата, регистр б суммы, цифровые ком 1045378параторы 7 и 8, реверсивньй счетчик9, счетчик 10, первый счетчик 11сдвигов, первый элемент И 12, сдвигающий регистр 13, мажоритарные элементы 14, триггер 15, второй счетчик16 сдвигов, второй элемент И 17. 5 Первый вход ПНК 1 соединен свходом устройства, второй вход - с выходом элемента И 12, первым управляющим входом сумматора 2, третьим входом счетчика 16 и первым входом триггера 15, управляющий вход ПНК 1 соединен с первым управляющим ьходом регистра 13, а кодовые выходы - с кодовыми входами регистра 13, кодовые 15 входы-выходы регистра 13 соединены с входами соответствующих мажоритарных элементов 14, а второй управляющий вход регистра 13 - с первым выходом счетчика 16, выходы мажоритарных эле-зо ментов 14 соединены с первой группой кодовых Входов сумматора 2, вторая группа кодовых входов которого соединена с кодовыми выходами регистра б, Второй управляющий вход сумматора 2 соединен с вторым выходом блока 3 управления, а третий управляющий вход сумматора 2 - с третьими входами счетчиков 10 и 11 и четвертым выходом блока 3 управления, кодовые выходы сумматорасоединены с кодовыми входами регистров 4 - б, управляющий вход регистра 6 соединен с первым управляющим входом регистра 5 и третьим выходом блока 3 управления пятый выход кОтОрОгО сОединен с первым управляющим входом регистра 4, второй управляющий вход которого соединен с вторым управляющим входом регистра 5 и Выходом счетчика 11, первый вход счетчика 11 соединен с 40 шестым выходом блока 3 управления, первый Вход которого соединен с вторым входом счетчика 9 и шинойПска ВтОрсй ВХОД с Вторым выходом счетчика 10, второй вход которого соединен с вторым входом счетчика 11 и выходом счетчика 9, а первый Вход - с вторым Входом элемента И 12 и пергым выходом блока 3 управления перВыи Выход счетчика 10 5 р соединен с первым входом элемента И 12, восьмой выход блока 3 управления соедин и с первым входом счетчика 16, Второй вход которого соединен с выходом триггера 15, а второй с вторым входом триггера 1", выход ,регистра 4 соединен с входами компараторсв 7 и 8, первые выходы кото. рых соединены с вторым и третьим , входами элемента И,17, а вторые выходы - с шинами Сложение и Вы.- 60 читаьпле сче в ика 9, первый вход кстсроес соединен с первым входом элемен".а И 17 и седьмым выходом блока 3 управления, Выход элемента.И 17соединен с третьим управляющим вхо дом регистра 5, выход котс рот о соелинен с Выходом устройства,ПНК 1 предназначен для преобразсВания аналоговогО сигнала х.) Вцифровой код. Сулатор 2 преднсзна"чеН для выполнения операций сложения и вычитания над поступающими внего цифровыми кодами по сигналам сблока 3. Сумматор 2 представляетсобой сумматор накапливающего типас цифровым мультиплексором на дваканала на входе, позволяющим суммировать данные последовательно Вовремени от различных источников регистров 13 и б.Сумматор 2 (Фиг.2) содержит элементы И 26, элементы ИЛИ 27, комбинационный сумматор 28, регистр 29памяти, элемент ИЛИ 30. Блоки 26 и27 образуют цифровой мультиплексор1 разрядов на 2 канала, где 11 -разрядность выходного кода, ПНК 1,так как разрядность су.лмь 1 из регистра б больше чем и , то остальныеэлементы И 26 служат для подключенияк сумматору 28 старших разрядов суммы) блоки 28 и 29 - накапливающийсумматор, блок 30 - цепь записи результата сложения из сумматора 28 врегистр 29 памяти, На вход комбинационного сумматора 28 поступают кодыот мажоритарных элементов 14 или регистра б суммы в зависимости от управляющих сИгналов с элемента И 12,и устройства 3 управления. Записьрезультата сложения в регистр 29памяти осуществляется по заднемуфронту управляющих импульсов от блока 3 управления и И 12. По сигналуст блока 3 управления, поступающемуна третий вход сумматора 2 происходитобнуление регистра 29 памяти. Блок3 Управления обеспечивает выдачууправляющих сигналов на регистры исчетчики 2, 4, 5, б, 9 - 12, 16 и17 устройства,Схема блока 3 управления (фиг,3)содержит счетчик 18 импульсов., дешифратор 19, генератор 20 импульсов,счетчик 21 импульсов, одновибратор22, элементы И 23 и 24, элементИЛИ 25. Блоки 18, 19, 4 и 25 образуют распределитель импульсов. Счетчик 21 импульсов предназначен дляделения частоты импульсов от генератора 20 импульсов до частоты импульсов запуска ПНК 1. Одновибратор 22предназначен для Формирования импульса запуска ПНК 1 требуемой длительности. Элемент И 23 сгужит вентилем, разрешая или запрещая поступление импульсов с генератора 20 нараспределитель импульсов по управляющим сигналам со счетчика ) 0, поступающим на второй вход блока 3 управления. На первый вход блока 3 управления подается сигнал Пуск, покоторому счетчик 18 импульсов уста 1045378счетчика 16. По заднему фронту импульса запуска ПНК 1 триггер 15 разре. шает поступление сдвигающих импульсов на регистр 13, по сигналу счетчика 16 - запрещает. Счетчик 16 предназначен для подсчета числа сдвигаю щих импульсов, поступающих на шину Сдвиг влево в регистр 13.Счетчик 16, содержит элемент И 33 и счетчик 34 импульсов, По разрешающему управляющему сигналу от тригге ра 15 импульсы из объекта 3 управления через элемент И 33, выполняющий функцию вентиля, поступают на регистр 13 и на счетчик 34 импульсов. Счетчик 34 осуществляет подсчет сдвигающих импульсов и при прохождении и импульсов выдает сигнал на триггер 15. Триггер 15 возвращается в исходное состояние и запрещает поступление сдвигающих импульсов через элемент И 33.Устройство работает следующим образом.По сигналу Пуск в реверсивный счетчик 9 записывается код числа 25 осредняемых отсчетов )о, кратного степени два, соответствующий наиболее вероятному интервалу интегрирования, определяемому априорно по разбросу дисперсии флуктуационной помехи )(1), в блоке 3 управления распределитель импульсов устанавливается в состояние, соответствующее последнему такту цикла его работы. После окончания переходного процесса (одного цикла работы распределителя импульса) счетчика 3 будет записан код числа Й, в счетчик 10 и счетчик 11 сдвигЬв будет записан дополнительный код числа Й , причем Й равно Мо либо 2 К, либо .Но , Перео ходный процесс длительностью (Й+ + Т), где Т - время цикла работы распределителя импульсов,. необходим для заполнения регистра 13 после включения устройства, при этом, для 45 того, чтобы переходный процесс укладывался в один цикл работы распределителя импульсов необходимо условие Й ) К. Затем производится М -кратное преобразование входного сигнала +Н) в преобразователе 1 по сигналам с блока 3 управления через элемент И 12, на второй вход которого поступает разрешающий потенциал со счетчика 10, задающего число преобразований. При этом может использоваться любой тип преобразователя ПНК 1. Полученный в результате .однократного преобразования код в ПНК 1 импульсом Конец преобразования (КП) записывается в сдвигающий 60 регистр 13 (в его крайние и разрядов). По переднему фронту импульса запуска ПНК 1, снимаемого с элемента И 12, происходит установка дополнительного кода числа И в счетчик 16 сдвигов, . 65 По заднему фронту импульса запускаПНК 1 триггер 15 устанавливается в состояние 1 и разрешает через счетчик 16 прохождение импульсов с блока 3 управления на шину Сдвиг влево в регистр 13. Подсчет сдвигающих импульсов выполняетгя.в счетчике 16 и при прохождении И импульсов он возвращает триггер 15 в исходное состояние 0. Триггер 15 запрещает поступление импульсов с блока 3 управления в регистр 13. Период сдвигающих импульсов Т выбирается иэ условия Тсс Апр -+) /и г где (:3 - длительность импульса запуска ПНК 1. Информация в регистре 13 оказывается сдвинутой влево на И, разрядов. Далее с помощью мажоритарных элементов 14 выполняется поразрядная обработка информации, записанной в 1,1+иС+2 к разря" дах регистра 13. Элементамй 14 устраняется действие импульсной помехи высокого .уровня, и погрешность результата будет определяться флуктуационной помехой. Код результата с элементов 14 поступает в сумматоросреднитель 2 по импульсу запуска ПНК 1, где суммируется с его содержимым. После М -кратного преобразования счетчик 10 выдает сигнал в объект 3 управления, по которому начинает работать распределитель импульсов (РИ) блока 3 управления. На первом такте работы РИ код суммы из сумматора 2 считывается в регистр б суммы и регистр 5 результата. На втором такте РИ происходит установка содержимого сумматора 2 равным нулю и установка в счетчиках 10 и 11 до" полнительного кода числа )ч , при этом распределитель импульсов блока 3 управления временно прекращает свою работу. Затем производится новое М -кратное преобразование в3ПНК 1, логическая обработка выходных кодов ПНК 1 в элементах 14 и суммирование кодов в сумматоре 2. Послепреобразований счетчик 10 выдает сйгнал в блок 3 управления, разрешая работу распределителя импульсов, На третьем такте работы распределителя импульсов иэ содержимого сумматора 2 вычитается код, записанный в регистр б, разность кодов, равная с учетом знака переписывается в регистр 4 ошибки на четвертом такте работы распределителя импульсов. На пятом такте работы РИ из БУ 3 на шину Сдвиг вправо регистров 5 результата и 4 ошибки через счетчик 1,1 сдвигов поступают импульсы. Подсчет1 сдвигающих импульсов выполняется всчетчике 11 и при прохождении Ч импульсов счетчик 11 запрещает их поступление в регистры 5 и 4. Осред. ненный результат иэ регистра 5 выдается на счи ывание, а из регистра 4 раэностьъсравнивается в циф. Ровых компар торах 8 и 7 с допустимым уровнем погрешности от помех Д Выходы цифровых компараторов управляют прибавлением или вычитанием величины приращения числа осредняе мых отсчетов из кода реверсивного счетчика 9 и выдачей с элемента И 17, разрешающего считывание кода результата 7, с регистра 5.Таким образом, изменение интерва ла интегрирования, определяемого кодом счетчика 9 на 1 -ом шаге поиска осуществляется на шестом такте работы распределителя импульсов блока 3 управления в соответствии с итера. ционной формулой то на шестом такте работы распределителя импульсов с выхода элементаИ 17 снимается сигнал, разрешающийсчитывание кода с регистра. 5. Наседьмом такте работы распределителя импульсов происходит запись дои гельного кода числа осредняемыхо ов из счетчика 9,в счетчик 10и . чик 11 сдвигов, а также обнулс сумматора 2, счетчик 10 выдаетсигнал в блок 3 управления и запрещает работу распределителя импульсов. Устройство оказывается подготовленным для следующего цикла работы. После нескольких шагов поиска (нескольких описанных циклов) в реверсивном счетчике 9 устанавливается нексторое значение М , соответствующее значению допустимой погрешностис заданной доверительной вероятностью , причем воздействие импульсных помех на погрешность преобразования и на время поиска необходимого(быстродействие устройства) исключается.В данном устройстве по сравнению с известным погрешность преобразоваХВ-к-ф ) ния уменьшена на величинугде Й - значение выходного кода ПНК 1 при действии импульсной помехи, если число отсчетов сигнала, искаженных импульсной помехой, К на первом иэ двух сравниваемых интервалов цифрового интегрирования равно числу отсчетов сигнала, искаженных импульсной помехой на втором интервале интегрирования.Таким образом, при различии в числе отсчетов сигнала, искаженньх импульсной помехой высокого уровня, на первом и втором сравниваемых интервалах цифрового интегрирования быстродействие данного устройства будет выше не менее, чем на 4 Т, где Т - цлина интервала интегрирования, 1045378/7 ускО ОЯ 9 иг 4 СоставителТехред А,Кузнецов Корректор Ю. Макаренко Редактор И,Ков Тираж 936 Подпис ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 13035, Москва, )К, Раушская наб., д, 4