170202

О П И С А Н И Е 170202ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических РеспубликЗависимое от авт. свидетельстваЗаявлено 23,Х 11.1963 ( 872075/26-24)с присоединением заявкигп 14 оз Государственный комитет ло делам изобретении и открытий СССРК 606 риоритет 681.14 (088.8) публиковано 09.Ю,1965. Бюллетеньата опубликования описания 8 Х.1965 Авторыизобретен. Бойко, Л, С, Ситников, В, П. Сигорский и Л. Л. Утя Заявител тематики Сибирского отделения АН С нст ММАТ лок-схема пред Подписная гругггга Л 17 Известны сумматоры, содержащие хронотроны, логические схемы И, ИЛИ, логические схемы сдвига импульсов и триггеры.Предлагаемый сумматор отличается тем, что первая логическая схема сдвига, первый вход которой подсоединен к источнику последовательности коротких запускающих импульсов, а второй вход подсоединен к выходу переноса предыдущего разряда, подключена к хронотрону запоминания первого слагаемого и к первому входу второй логической схемы сдвига, второй вход которой подключен к хронотрону запоминания первого слагаемого, а выход к первому входу третьей логической схемы сдвига, второй вход которой подсоединен к хронотрону запоминания второго слагаемого, Выход третьей логической схемы сдвига подсоединен к единичному входу первого триггера запоминания суммы, а его нулевой вход подключен к источнику коротких запускающих импульсов. Хронотроны запоминания первого и второго слагаемых подсоединены соответственно к первому и второму входам схемы ИЛИ, выход которой подсоединен к первому входу первой схемы И, второй вход которой подсоединен к источнику коротких импульсов, сдвинутых относительно опорной последовательности импульсов на интервал, соответствующий некоторому числу, большему, чем основание системы счисления минус единица,и меньшему основания системы счисления.Выход первой схемы И подсоединен к единичному входу второго триггера, нулевой входкоторого подсоединен к источнику импульсов,смещенных относительно опорных на половинуих периода, а его выход подключен к первомувходу схемы И формирования переноса, второй вход которой подсоединен к источникуимпульсов единичной длительности, фаза кото 10 рых совпадает с фазой импульсов опорнойпоследовательности.Предлагаемое устройство улучшает надежность сумматоров с время-импульсным представлением чисел.15 На чертеже изображена б лагаемого устройства,Сумматор содержит логическую схему 1сдвига, представляющую собой две дифференцирующие цепочки, образованные емкостями и20 общим сопротивлением и подсоединенные кблокинг-генератору в ждущем режиме. Навход 2 схемы 1 подают последовательностькоротких запускающих импульсов, период повторения которых соответствует числу Я, где25 Я - основание системы счисления. Вход 8 схемы 1 подсоединен к выходу схемы И формирования переноса предыдущего разряда (начертеже не показана), с выхода которой поступает импульс единичной длительности в слуЗО чае наличия переноса, На выходе 4 схемы 15 10 15 20 25 зо 35 40 45 50 55 60 65 3имеется короткий импульс, задержанный наединичную длительность при наличии переноса, либо импульс, совпадающий по фазе с запускающим импульсом при отсутствии переноса. Импульс с выхода 4 схемы 1 подают назапуск хронотрона б, а также на один из входов логической схемы б сдвига, Первое слагаемое подают на хронотрон по входу 7. Хронотрон б формирует последовательность прямоугольных импульсов, передний фронт которыхсовпадает с импульсами по входу 4, а длительность импульса определяется величиной слагаемого, Данная последовательность импульсов подается с выхода 8 хронотрона на входылогических схемы б сдвига и схемы 9 ИЛИ,Логическая схема б сдвига задерживает короткий импульс, поступающий по входу 4, надлительность прямоугольного импульса по выходу 8. Импульс с ее выхода 10 запускает хронотрон 11 запоминания второго слагаемого,Второе слагаемое подают на хронотрон 11 повходу 12.Хронотрон 11 формирует последовательностьпрямоугольных импульсов, передний фронткоторых совпадает с импульсами по входу 10,а длительность импульса определяется величиной слагаемого, Данная последовательность импульсов подается с выхода 13 хронотрона на логическую схему 14 сдвига и схему9 ИЛИ. На логическую схему 14 сдвига подают короткие импульсы с выхода 10. Импульсы с выхода логической схемы 14 сдвигазадержаны на суммарную длительность.Эти импульсы подают на нулевой вход 1 бтриггера 1 б запоминания суммы и переводятего в состояние нуль.Запись единицы в триггере 1 б осуществляется импульсами, поступающими по входу2 логической схемы 1 сдвига. Если сумма слагаемых и переноса не превышает Р, тогда суммарная длительность получается в течениепервого периода запускающих импульсов натриггер 1 б. Если сумма слагаемых и переноса превышает Р, тогда суммарная длительность минус основание системы счисления получается в течение второго периода запускающих импульсов.Импульсы с выхода 17 схемы 9 ИЛИ поступают на первый вход схемы 18 И, на второй вход 19 которой подают последовательность импульсов, сдвинутых относительноопорной последовательности импульсов на интервал, соответствующий некоторому числу,большему, чем основание системы счисленияминус единица, и меньшему основания системы счисления,На выходе схемы 9 ИЛИ выделяется либосуммарная длительность в случае, если сумма слагаемых меньше основания системы счисления, либо постоянный уровень,Импульс на выходе схемы 18 появляется втом случае, если суммарная длительность превышает длительность основания системы счисления, причем он совпадает во времени с импульсами по входу 19, Импульс с выхода схемы 18 поступает на единичный вход 20 триггера 21 и переводит его в состояниеединица. Возврат триггера 21 в первоначальное состояние осуществляется импульсами, поступающими по входу 22 и смещенными относительно импульсов, поступающих по входу 2, на половину их периода повторения.Импульсы с выхода 23 триггера поступают на один из входов схемы 24 И, на второй вход которой поступают импульсы единичнон длительности, находящиеся в фазе с импульсами по входу 2 б.Импульсы на выходе 2 б имеют единичную длительность и поступают на вход 3 старшего разряда.Предлагаемое устройство по сравнению с известными сумматорами по основанию Р (например, десятичными) позволяет уменьшить требования к амплитуде прямоугольных импульсов.Предлагаемый сумматор может найти применение в различных системах обработки информации, например в малых вычислительных машинах, электронных арифмометрах, телеметрических устройствах,Предмет изобретенияСумматор, содержащий хронотрон, логические схемы сдвига импульсов, триггеры, логические схемы И, ИЛИ, отличающийся тем, что, с целью увеличения надежности сумматоров с время-импульсным представлением чисел, первая логическая схема сдвига, первый вход которой подсоединен к источнику последовательности коротких запускающих импульсов, а второй вход подсоединен к выходу переноса предыдущего разряда, подключена к хронотрону запоминания первого слагаемого и к первому входу второй логической схемы сдвига, второй вход которой подключен к хронотрону запоминания первого слагаемого, а выход к первому входу третьей логической схемы сдвига, второй вход которой подсоединен к хронотрону запоминания второго слагаемого, выход третьей логической схемы сдвига подсоединен к единичному входу первого триггера запоминания суммы, а его нулевой вход подключен к источнику коротких запускающих импульсов, хронотроны запоминания первого и второго слагаемых подсоединены соответственно к первому и второму входам схемы ИЛИ, выход которой подсоединен к первому входу первой схемы И, второй вход которой подсоединен к источнику коротких импульсов, сдвинутых относительно опорной последовательности импульсов на интервал, соответствующий некоторому числу, большему, чем основание системы счисления минус единица, и меньшему основания системы счисления, выход первой схемы И подсоединен к единичному входу второго триггера, нулевой вход ко торого подсоединен к источнику импульсов, смещенных относительно опорных на половину470202 Составитель В. СубботинТехред Л. К. Ткаченко Корректор Т. С. Дрожжииа Редактор П. Шлаин Заказ 888/7 Тираж 950 Формат бум. 60 Р,90/в Объем 0,24 изд. л. Цена 5 коп. ЦНИИПИ Государственного комитета по делам изобретений и открытий СССР Москва, Центр, пр. Серова, д. 4Типография, пр. Сапунова, 2 их периода, а его выход подключен к первому входу схемы И формирования переноса, второй вход которой подсоединен к источнику импульсов единичной длительности, фаза которых совпадает с фазой импульсов опорной последовательности.